これからが面白いプロセッサアーキテクチャ

ＦＩＴ２００６イベント企画これからが面白いプロセッサアーキテクチャに関する最新情報

事情により，井上弘士先生（九州大学）の講演がキャンセルとなりました．スケジュールが変わっています．ご注意ください．古いスケジュールはこちらをご参照ください．

イベント企画は無事終了しました．ご協力ありがとうございました．
イベントの様子などはこちらの写真をご覧下さい．

イベント企画における発表スライドの一部がダウンロードできます．

参加募集：これからが面白いプロセッサアーキテクチャ

ＦＩＴ２００６第5回情報科学技術フォーラムにおけるイベント企画として「これからが面白いプロセッサアーキテクチャ」を開催します．ＦＩＴ２００６第5回情報科学技術フォーラムの詳細はホームページをご覧ください．
http://www.ipsj.or.jp/10jigyo/fit/fit2006/index.html

■企画の開催日時：９月７日（木）13:00-16:00
■企画の開催会場：福岡大学第３イベント会場（A棟1F A101 200名収容）

■オーガナイザ：吉瀬謙二（東京工業大学）

１．イベント企画タイトル

これからが面白いプロセッサアーキテクチャ

２．イベント企画概要

市販の高性能汎用マイクロプロセッサの多くが，チップに複数のコアを搭載するチップマルチプロセッサの構成を採用するようになっています．近い将来には，搭載されるコアの数は６４，１２８へと増加することが期待されており，これを実現するための挑戦は多岐にわたります．また，一方で，クラスタアーキテクチャ，タイルアーキテクチャ，再構成可能な特徴を利用するアーキテクチャなどが活発に議論されており，斬新なアーキテクチャが市場を席巻する可能性も否定できません．
このイベント企画では，主に若手の計算機アーキテクチャ研究者を招待し，研究の魅力を交えながら，プロセッサアーキテクチャの現在と，未来の姿を大胆に議論します．イベント企画の最新情報は次のＵＲＬをご覧ください．
http://www.arch.cs.titech.ac.jp/event/fit2006.html

３．イベント企画スケジュール

■ 招待講演司会：中村宏（東京大学）
13:00-13:15 「これからが面白いプロセッサアーキテクチャ」吉瀬謙二（東京工業大学）

13:15-13:30 「余ってるんなら無駄遣いしましょう」佐藤寿倫（九州大学）

13:30-13:45 「マルチスレッドで次を占うと」大津金光（宇都宮大学）

13:45-14:00 「ソフトウェアもおもしろいこれからのプロセッサアーキテクチャ」木村啓二（早稲田大学）

14:00-14:15 「メディア処理で１２８コアを使い倒そう」京昭倫（NEC）

14:15-14:30 「コアの数なんてどうでもいい」五島正裕（東京大学）
■ パネル討論司会：中村宏（東京大学）
14:50-16：00 「これからが面白いプロセッサアーキテクチャ」

イベント企画詳細

■ 招待講演

司会進行：中村宏（東京大学）

略歴：
1990年東京大学院工学系研究科電気工学専攻博士課程修了。工学博士。1996年より東京大学先端科学技術研究センター助教授。高性能・低消費電力プロセッサのアーキテクチャ、ハイパフォーマンスコンピューティング、ディペンダブルコンピューティング、ディジタルシステムの設計支援などに興味を持つ。 2006年より情報処理学会計算機アーキテクチャ研究会主査。計算機アーキテクチャ分野の研究が今後さらに重要になると信じている。IEICE, IEEE, ACM各会員。

-------------------------------------------------------------------------
13:00-13:15
講演1 「これからが面白いプロセッサアーキテクチャ」
吉瀬謙二（東京工業大学）

講演概要：
1971年に発表された4004の誕生以来，半導体製造技術とアーキテクチャの進歩によりマイクロプロセッサの性能は劇的に向上した．しかしながら，消費電力や発熱，配線遅延の問題の緩和や，信頼性や安定性の確保といった新しい要求が生じている．これらの制約を満たしながら，効率的な性能向上を達成することは従来のスーパースカラでは極めて難しい．半導体製造技術の動向を見ると， Mooreの法則として知られるように，チップに集積するトランジスタ数は 18から24ヶ月で2倍というペースで増加を続けており，今後も同様のペースで増加すると予測されている．このため，多数のコアを搭載するチップマルチプロセッサやタイルアーキテクチャなどが次世代のプロセッサアーキテクチャの候補として提案され，実現に向けた研究開発が進められている．これらのアーキテクチャでは，従来の命令レベルの並列性に加えて，プログラムの広範囲に及ぶスレッドレベル並列性の利用を目指す．すなわち，プロセッサアーキテクチャは，大規模な並列処理という挑戦的な時代を迎えようとしている．本講演では，これから面白くなるプロセッサアーキテクチャの現状と展望を大胆に議論する．

略歴：
1995年名古屋大学工学部電子工学科卒業． 2000年東京大学大学院情報工学専攻博士課程修了．同年電気通信大学大学院情報システム学研究科助手． 2006年東京工業大学大学院情報理工学研究科講師．並列処理，計算機アーキテクチャに関する研究に従事．情報処理学会，電子情報通信学会，IEEE-CS, ACM各会員．

-------------------------------------------------------------------------
13:15-13:30
講演2 「余ってるんなら無駄遣いしましょう」
佐藤寿倫（九州大学）

講演概要：
マルチコアプロセッサに対する注目度と期待が高まっており，数年中に１００コアを搭載するチップが登場するとアナウンスされている．しかし，複数のコアを利用するプログラムをどのようにして作成するのか，という疑問には未だ模範解答が無い．そもそも，１００コアを必要とする利用状況がどのようなものであるのかすら提示されていない．本講演では性能向上のほかの観点から，マルチコアプロセッサの可能性を考えてみたい．

略歴：
平成１年，京都大学工学部卒．平成３年，同大学大学院工学研究科修士課程了．同年，株式会社東芝入社．ＵＬＳＩ研究所においてマルチプロセッサアーキテクチャ，および消費電力見積り手法の研究に従事．平成８年よりマイクロエレクトロニクス技術研究所に所属し，組み込み用マイクロプロセッサの開発に従事．九州工業大学情報工学部知能情報工学科助教授を経て，現在，九州大学システムＬＳＩ研究センター教授．

-------------------------------------------------------------------------
13:30-13:45
講演3 「マルチスレッドで次を占うと」
大津金光（宇都宮大学）

講演概要：
チップ上に複数の汎用プロセッサコアを集積したマルチコアプロセッサが既に市販されるようになり、今後もそのコア数が増えていくものと期待される。コアの数が増えれば１つのチップの処理能力が増大するが、その増大した処理能力をプログラムの実行性能向上につなげる方法は一つではない。一般的にはマルチコアプロセッサ上でプログラムの実行性能を向上させるためにはプログラムをマルチスレッド化することが必要と考えられるが、これとは別の見方としてマルチコア化により増大した処理能力の一部を実行の効率化に使うことで性能向上を達成するという方法も考えられる。本講演では、プログラムのマルチスレッド実行による高速化についていくつかの姿を描きマルチコアプロセッサの可能性について予想する。

略歴：
東京大学理学部情報工学科、同大学院理学系研究科を経て宇都宮大学工学部情報工学科助手となり現在に至る。学生の頃、旧電総研にてSIGMA-1なるデータフロー計算機の実物を見て感激したのが始まりでこの分野に入ったが、それが良かったのか悪かったのかよく分からない。共有バス共有メモリ型並列計算機お茶の水1号の開発やマルチスレッドプロセッサアーキテクチャの研究を行なうなど計算機システムの高性能化に大きな関心を寄せる。最近はバイナリ変換処理や実行時最適化方面の研究に寄り道中。

-------------------------------------------------------------------------
13:45-14:00
講演4 「ソフトウェアもおもしろいこれからのプロセッサアーキテクチャ」
木村啓二（早稲田大学）

講演概要：
近年，Intelをはじめとする多くのCPUベンダがマルチコアプロセッサを市場に投入している．現在のところ，多くのCPUが持つコアは二つであるが，近い将来，一つのCPUに数十から100を越えるコアが搭載されるmany coreの時代が来ると言われている．しかしながら，これらの多数のコアを一般のプログラマあるいはユーザが意識しながら使いこなすのは現実的ではなく，ソフトウェアによる自動的かつ効率的なmany coreの利用が望まれる．そのためには，ソフトウェアとハードウェアの協調動作によるシステム構築がこれまで以上に重要となる．本講演では，特にコンパイラに着目してマルチコアを利用するソフトウェア技術に関するこれまでの取り組みを紹介し，今後のmany core時代に対する課題を述べる．

略歴：
平成13年早稲田大学大学院理工学研究科電気工学専攻博士課程修了．博士（工学）．平成17年同大コンピュータ・ネットワーク工学科助教授．今に至る．マイクロプロセッサ，特にマルチコアプロセッサのアーキテクチャとソフトウェアの研究に従事．特に，コンパイラとアーキテクチャの協調によるマルチコア方式の研究に興味を持つ．

-------------------------------------------------------------------------
14:00-14:15
講演5 「メディア処理で１２８コアを使い倒そう」
京昭倫（NEC）

講演概要：
画像の圧縮伸長や認識などのメディア情報処理は、演算性能に対する要求が急昇する一方で、機器の携帯性維持のためには低消費電力であること、また開発期間短縮や保守性向上のためには高いプログラマビリティが必要であり、こうした高演算性能、低消費電力、そして高プログラマビリティといった相反する３つの要求をバランスよく満足できる現実的なアーキテクチャ解が、実はメニーコア・マルチプロセッサである。本講演では、既に百を超えるプログラマブル・コアを集積したメディア処理向けの商用例を幾つか紹介しつつ、他分野への展開をも含めた今後の技術展望を紹介する。

略歴：
1987年東京大学・工・精密機械工学卒．1989年同大学院修士課程修了，同年NEC入社．2004年同大学院博士課程修了，博士（工学）．現在NECメディア情報研究所主任研究員．1994～1995年オランダ・デルフト工科大学訪問研究員．並列プロセッサアーキテクチャ，並列アルゴリズム，コンパイラ技術，そして画像認識処理技術等に関する研究開発に従事．高並列アレイプロセッサによるスケーラブル・メディア処理の可能性追求が現在の主要研究テーマ．1997年画像センシングシンポジウム論文賞受賞．情報処理学会，IEEE各会員．

-------------------------------------------------------------------------
14:15-14:30
講演6 「コアの数なんてどうでもいい」
五島正裕（東京大学）

講演概要：
　最近，1チップに複数のコアを搭載するマルチコアが市販されており，将来には，64～128コアを集積したメニーコアを期待する向きもある．しかし，1チップに10を超えるコアが集積されることはないと予想する．その理由は2つ：
　まず第一に，コア間の通信にかかるサイクル数が，マルチチップからなるマルチプロセッサの時代よりむしろ増加する傾向にあり，マルチコアならではの利点を見出しにくい；
　第二に，メニーコアでは，製造ばらつきからくる歩留まりの低下と主記憶のバンド幅の不足の問題を解決できない．
　したがって，微細化に伴っては，チップ・サイズを小さくすることが正解であり，チップに集積可能なコアの数などを強く意識しない，従来どおりの研究が重要であると考える．

略歴：
1968年生．1992年京都大学工学部情報工学科卒業．1994年同大学院工学研究科情報工学専攻修士課程修了．同年より日本学術振興会特別研究員．1996年京都大学大学院工学研究科情報工学専攻博士後期課程退学，同年より同大学工学部助手．1998年同大学大学院情報学研究科助手．2005年東京大学情報理工学系研究科助教授，現在に至る．高性能計算機システムの研究に従事．博士（情報学）．2001年情報処理学会山下記念研究賞．2002年同学会論文賞受賞．IEEE会員．

-------------------------------------------------------------------------
14:50-16：00
■ パネル討論「これからが面白いプロセッサアーキテクチャ」

司会：中村宏（東京大学）

概要：
新進気鋭の計算機アーキテクトの講演を受け、各人の見解に共通する研究の方向性と本質的な課題を整理し、見解の相違を超えて我々が解決すべきプロセッサアーキテクチャにおけるGrand Challengeをまとめる。

パネリスト：

京昭倫（NEC）
佐藤寿倫（九州大学）
大津金光（宇都宮大学）
五島正裕（東京大学）
木村啓二（早稲田大学）
吉瀬謙二（東京工業大学）

---------------------------------------------------------------------------