

2024年度(令和6年)版

Ver. 2024-10-04a

Course number: CSC.T363



# コンピュータアーキテクチャ Computer Architecture

## 1. コンピュータの構成と動作原理 Guidance and Fundamentals of Computer Design




[www.arch.cs.titech.ac.jp/lecture/CA/](http://www.arch.cs.titech.ac.jp/lecture/CA/)  
Tue 13:30-15:10, 15:25-17:05  
Fri 13:30-15:10

吉瀬 謙二 情報工学系  
Kenji Kise, Department of Computer Science  
[kise\\_at\\_c.titech.ac.jp](mailto:kise_at_c.titech.ac.jp)

# お知らせ

- 講義および演習は、**情報工学系計算機室**で実施します。
  - 情報工学系計算機室に集まってください。 <http://www.csc.titech.ac.jp/>
- 講義の最新情報は次のサポートページを確認してください。
  - [www.arch.cs.titech.ac.jp/lecture/CA/](http://www.arch.cs.titech.ac.jp/lecture/CA/)



The screenshot shows a web browser window with the address bar displaying [arch.cs.titech.ac.jp/lecture/CA/](http://www.arch.cs.titech.ac.jp/lecture/CA/). The page title is "Computer Architecture (CSC.T363) Support Page, Dept. of Computer Science TOKYO TECH". The content is organized into sections: "News" with a list of refresh dates from 2018 to 2024; "Final Exam" with a date and time for a final exam on 2024-12-03; and "Materials for Computer Architecture Exercise" with a list of exercise dates and topics.

Computer Architecture (CSC.T363) Support Page, Dept. of Computer Science TOKYO TECH

**News**

- This page was refreshed for the new quarter. (2024-10-03)
- This page was refreshed for the new quarter. (2023-10-03)
- This page was refreshed for the new quarter. (2022-09-23)
- This page was refreshed for the new quarter. (2021-09-30)
- This page is open. (2018-09-27)

**Final Exam**

- 2024-12-03 (13:30-15:10) final exam in the computer room of the department of computer science

**Materials for Computer Architecture Exercise**

Lectures and exercises will be held in the computer room of the department of computer science.

- Exercise\_1 2024-10-08 (15:25-17:05): Exercise(1) Using an FPGA board, UART, Input/Output
- Exercise\_2 2024-10-15 (15:25-17:05): Exercise(2) UART Program Loader

# 【重要】ACRiルームのアカウント

- Computer Logic Design の講義で使ったアカウントがあれば、そのアカウントを用いる。
- アカウントがなければ、**今**、次のURLのページを参考にアカウントを申請すること。
  - <https://gw.acri.c.titech.ac.jp/wp/manual/apply-for-account>



The screenshot displays the ACRi website's account application page. At the top, there is a dark blue header with the ACRi logo. Below the header, the main content area is titled "ACRi ルームのアカウント申請方法" (ACRi Room Account Application Method). A search bar is located in the top right corner. On the right side, there is a navigation menu with items: "ACRi ルームの情報", "ようこそ", "予約ページトップ", "ニュースとメンテナンス情報", "フォーラム", "ギャラリーと技術情報", and "ログイン/ログアウト". The main content area features a table of contents with a "目次 [閉じる]" (Table of Contents [Close]) button. The table of contents lists two main sections: "1. アカウントの申請" (1. Account Application) and "2. ログインおよびパスフレーズの変更" (2. Login and Password Change). Under "1. アカウントの申請", there are two sub-items: "登録フォームへの入力" (Input to registration form) and "アカウント申請の受理" (Acceptance of account application). Under "2. ログインおよびパスフレーズの変更", there are two sub-items: "予約システム" (Reservation system) and "ACRi のサーバ" (ACRi server). At the bottom of the main content area, there is a link labeled "アカウントの申請" (Account application).

# 【重要】情報工学系計算機室のアカウント

- 2021年4月より新システムに移行しているため、旧システムでアカウントを発行済みの場合でもパスワード発行が必要。
- 目の前のコンピュータにログインできない場合には、この講義の終了後にアカウントを作成する。



# Vivado のデモ

- LEDの点滅
- VIOを追加してFPGAの内部を観測

The screenshot displays the Vivado 2024.1 IDE interface. The top menu bar includes File, Edit, Flow, Tools, Reports, Window, Layout, View, and Help. The main workspace is divided into several panels:


- Flow Navigator:** Shows the project hierarchy with sections for PROJECT MANAGER, IP INTEGRATOR, SIMULATION, RTL ANALYSIS, SYNTHESIS, IMPLEMENTATION, and PROGRAM AND DEBUG.
- PROJECT MANAGER - main:** Displays the Sources tree with Design Sources (2), Constraints (1), Simulation Sources (2), and Utility Sources (1). The selected source is m\_main (main.v) (1).
- Project Summary:** Provides an overview of the project, including Project name (main), Project location (C:/FPGA/arty-uart), Product family (Artix-7), Project part (xc7a35ticsg324-1L), Top module name (m\_main), Target language (Verilog), and Simulator language (Mixed).
- Design Runs:** A table showing the status of synthesis and implementation runs.

Name	Constraints	Status	WNS	TNS	WHS	THS	WBSS	TPWS	Total Power	Failed Routes	RQA Score	QoR Suggest
synth_1	constrs_1	synth_design Complete!										
impl_1	constrs_1	write_bitstream Complete!	6.314	0.000	0.169	0.000		0.000	0.063	0		



# この講義の特徴


- 講義2単位, 演習1単位.
- 演習は前半がハンズオン形式、後半がグループ(あるいは個人)での作業
- 1人1台のFPGA (Field-Programmable Gate Array) ボードを用いた演習.
  - 搭載するFPGA: XC7A35TICSG324-1L
- 教科書で説明されるRISC-Vのコンピュータをハードウェア記述言語Verilog HDLで記述し, FPGAボードに実装する.
- コンピュータの高速化に取り組み, コンテスト形式で成果を競う.
  - コンテストでは、グループではなく個人の成果を発表。



```
module main (clk, led);
  input wire clk;
  output wire led;


  reg [26:0] cnt;
  always @(posedge clk) cnt <= cnt + 1;

  assign led = cnt[26];
endmodule
```



# ACRiルーム (FPGA利用環境)

- 日本初、産学連携でFPGA検証環境と学習機会を無償で提供 -



## FPGA Server

- CPU: Core i9 (8 core /16 thread)
- メモリ: DDR4 128GB (32GB x 4)
- ストレージ: SSD M.2 1TB x 2



## FPGA スターターキット



## Arty A7-35T

- 1サーバにArtyを15枚設置
- Digilent Arty A7-35T
- ユーザ毎にVMを割り当て
- 3時間でVMを再起動



## Alveo

- 1サーバにAlveoを1枚設置
- Xilinx Alveo U50 / U200 / U250 / U280




アダプティブコンピューティング研究推進体  
Adaptive Computing Research Initiative (ACRi)

[www.acri.c.titech.ac.jp](http://www.acri.c.titech.ac.jp)

# Digilent Arty A7-35T

## Arty A7

The Arty A7, formerly known as the Arty, is a ready-to-use development platform designed around the Artix-7™ Field Programmable Gate Array (FPGA) from Xilinx. It was designed specifically for use as a MicroBlaze Soft Processing System. When used in this context, the Arty A7 becomes the most flexible processing platform you could hope to add to your collection, capable of adapting to whatever your project requires. Unlike other Single Board Computers, the Arty A7 isn't bound to a single set of processing peripherals: One moment it's a communication powerhouse chock-full of UARTs, SPIs, IICs, and an Ethernet MAC, and the next it's a meticulous timekeeper with a dozen 32-bit timers.



搭載するFPGA: XC7A35TICSG324-1L

Store

Reference Manual

Technical Support

### Arty A7

Artix-7 FPGA Development Board

#### Features

- Programmable over JTAG and Quad-SPI Flash
- On-chip analog-to-digital converter

#### Key Specifications

FPGA Part #	XC7A35TICSG324-1L (XC7A100TCSG324-1*)
Logic Slices	5,200 (15,850*)
Block RAM	1,800 Kbits (4,860* Kbits)
DSP Slices	90 (240*)
DDR3	256 MB @ 667 MHz
Internal clock	450 MHz+
Quad-SPI Flash	16 MB
Ethernet	10/100 Mbps

<https://reference.digilentinc.com/reference/programmable-logic/arty-a7/start>

# Syllabus (1/3)



## 講義の概要とねらい

情報工学分野において、コンピュータの動作原理と高性能化のための方式を理解し、さらにハードウェアとソフトウェアの相互関係を習得することは非常に重要です。本講義では、プロセッサ、メモリ、入出力、マルチプロセッサ、マルチコアというコンピュータシステムを構成する各種装置について、その役割と動作原理を学びます。

演習では、Verilog HDL等のハードウェア記述言語を用いてFPGAが搭載されたハードウェアボード等に高度なデジタル回路であるプロセッサを実装し、プログラムを動作させることでハードウェアとソフトウェアの相互関係を習得します。

## 到達目標

本講義を履修することによってコンピュータ以下を習得する。

- ・コンピュータの動作原理と高性能化のためのアーキテクチャ
- ・プロセッサ、メモリ、入出力、マルチプロセッサ、マルチコアといったコンピュータシステムを構成する各種装置の役割と動作原理
- ・ハードウェア記述言語を用いた一般的なコンピュータシステムの設計能力

## キーワード

コンピュータアーキテクチャ、プロセッサ、スーパースカラ、キャッシュ、メモリ階層、仮想記憶、マルチプロセッサ、マルチコア、ハードウェア記述言語、Verilog HDL、FPGA

## 学生が身につける力(ディグリー・ポリシー)

✓ 専門力

教養力

コミュニケーション力

展開力(探究力又は設定力)

✓ 展開力(実践力又は解決力)

## 授業の進め方

原則として、100分×2コマの講義の後、100分×1コマのFPGAボードを用いた演習をおこないます。



# Syllabus (2/3)



授業計画・課題		
	授業計画	課題
第1回	コンピュータの構成と動作原理	コンピュータの構成と動作原理について理解する。
第2回	コンピュータの性能と消費電力の動向	コンピュータの性能と消費電力の動向について理解する。
第3回	コンピュータ設計演習(1)	コンピュータ設計演習(1)
第4回	半導体メモリ	半導体メモリについて理解する。
第5回	コンピュータ設計演習(2)	コンピュータ設計演習(2)
第6回	キャッシュ：ダイレクトマップ方式	ダイレクトマップ方式のキャッシュについて理解する。
第7回	キャッシュ：セットアソシアティブ方式	セットアソシアティブ方式のキャッシュについて理解する。
第8回	コンピュータ設計演習(3)	コンピュータ設計演習(3)
第9回	メモリシステムの階層化と信頼性	メモリシステムの階層化と信頼性について理解する。
第10回	パイプラインプロセッサ	パイプラインプロセッサについて理解する。
第11回	コンピュータ設計演習(4)	コンピュータ設計演習(4)
第12回	スーパースカラプロセッサ	スーパースカラプロセッサについて理解する。
第13回	分岐予測	分岐予測について理解する。
第14回	コンピュータ設計演習(5)	コンピュータ設計演習(5)
第15回	ベクタ、SIMDにおけるデータレベル並列性	ベクタ、SIMDにおけるデータレベル並列性について理解する。
第16回	仮想記憶、セキュリティ	仮想記憶、セキュリティについて理解する。
第17回	コンピュータ設計演習(6)	コンピュータ設計演習(6)
第18回	入出力、バス	入出力、バスについて理解する。
第19回	相互接続ネットワーク	相互接続ネットワークについて理解する。
第20回	コンピュータ設計演習(7)	コンピュータ設計演習(7)
第21回	マルチプロセッサ、マルチコア	マルチプロセッサ、マルチコアについて理解する。

最新の情報はサポートページに掲載する。



# Syllabus (3/3)



<b>教科書</b>
デイビッド・A. パターソン、ジョン・L. ヘネシー (著)、成田光彰 (翻訳) 『コンピュータの構成と設計 第5版 上/下』 日経BP社
<b>参考書、講義資料等</b>
無し。
<b>成績評価の基準及び方法</b>
講義で扱うコンピュータアーキテクチャに関する理解、ハードウェア記述言語を用いたコンピュータシステム実装への応用力を評価する。演習 (60%) と期末試験 (40%) により評価する。
<b>関連する科目</b>
CSC.T252 : 論理回路理論 CSC.T262 : アセンブリ言語 CSC.T372 : コンパイラ構成 CSC.T341 : コンピュータ論理設計 CSC.T433 : 先端コンピュータアーキテクチャ
<b>履修の条件(知識・技能・履修済科目等)</b>
履修条件は特に設けないが、関連する科目のコンピュータ論理設計を履修していることが望ましい。



# 講義日程(予定)

## Final Exam

- 2024-12-03 (13:30-15:10) final exam in the computer room of the department of computer science

## Materials for Computer Architecture Exercise

Lectures and exercises will be held in the computer room of the department of computer science.

- Exercise\_1 2024-10-08 (15:25-17:05): Exercise(1) Using an FPGA board, UART, Input/Output
- Exercise\_2 2024-10-15 (15:25-17:05): Exercise(2) UART, Program Loader
- Exercise\_3 2024-10-22 (15:25-17:05): Exercise(3) UART, Program Loader, Processor
- Exercise\_4 2023-10-29 (15:25-17:05): Exercise(4) DRAM and cache
- Exercise\_5 2024-11-12 (15:25-17:05): Exercise(5) Branch Prediction, preparing the Computer Design Contest
- Exercise\_6 2024-11-19 (15:25-17:05): Exercise(6) preparing the Computer Design Contest
- Exercise\_7 2024-11-26 (13:30-17:05): Computer Design Contest

## Lecture Slides and Materials

Lectures and exercises will be held in **the computer room of the department of computer science.**

- Lecture\_01 2024-10-04 (13:30-15:10): Guidance and Fundamentals of Computer Design
- Lecture\_02 2024-10-08 (13:30-15:10): Trends in Performance and Power
- Lecture\_03 2024-10-11 (13:30-15:10): Memory Technologies
- Lecture\_04 2024-10-15 (13:30-15:10): Caches: Direct-Mapped
- Lecture\_05 2024-10-18 (13:30-15:10): Caches: Set-Associative (1)
- Lecture\_06 2024-10-22 (13:30-15:10): Caches: Set-Associative (2)
- Lecture\_07 2024-10-25 (13:30-15:10): Pipelined Processor
- Lecture\_08 2024-10-29 (13:30-15:10): Pipelined Processor (2)
- Lecture\_09 2024-11-01 (13:30-15:10): Branch Prediction
- Lecture\_10 2024-11-08 (13:30-15:10): Branch Prediction (2), Superscalar
- Lecture\_11 2024-11-12 (13:30-15:10): Virtual Memory and Dependability (1)
- Lecture\_12 2024-11-15 (13:30-15:10): Virtual Memory and Dependability (2)
- Lecture\_13 2024-11-19 (13:30-15:10): Data-Level Parallelism in Vector and SIMD, Input/Output and Bus
- Lecture\_14 2024-11-22 (13:30-15:10): Interconnection Network, Multiprocessors and Multicore



# 教科書

コンピュータの構成と設計 第5版、パターンソン&ヘネシー  
(成田光彰 訳)、日経BP社



# 参考書

RISC-Vで学ぶコンピュータアーキテクチャ 完全入門  
吉瀬謙二、技術評論社

新・標準  
プログラマーズ  
ライブラリ

## RISC-V で学ぶ コンピュータ アーキテクチャ 完全入門



吉瀬謙二 Kenji Kise

コンピュータアーキテクチャへの理解を深める最適な学習ステップとは——。  
命令セットアーキテクチャに、オープンソースで提供されているRISC-Vを採用しよう。  
Verilog HDLを利用してハードウェアを記述し、シミュレーションしよう。  
さらにFPGAを利用すれば、ハードウェアを動作させるところまで手軽に実現可能だ。

技術評論社



# アーキテクチャ(建築), Architecture



パルテノン神殿



世界最大のクフ王のピラミッド  
1個約2.5tのブロックを 230~250万 個  
積み重ねて造られている。

写真は計算機アーキテクチャのホームページから <http://www.cs.wisc.edu/arch/www/>








## What's Computer Architecture?

*Computer Architecture* is the science and art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals. Computer architecture is *not* about using computers to design buildings.

計算機アーキテクチャのホームページから <http://www.cs.wisc.edu/arch/www/>

# コンピュータ(ハードウェア)の古典的な要素




プロセッサが実行する小さい単位の処理である命令(machine instruction)を記憶装置から取り出して、その指示に従ってプロセッサに格納されているデータ、あるいは記憶装置から取り出したデータに対する演算をおこなう。また、得られた演算の結果はプロセッサの内部に格納したり、記憶装置に格納する。コンピュータの外部からのデータを記憶装置に書き込むのが入力装置であり、記憶装置から読み出したデータを出力するのが出力装置である。記憶装置をメインメモリ、プロセッサをCPUと呼ぶことがある。



# 高水準言語からハードウェアの言語へ

```
swap(int v[], int k)
{
    int temp;
    temp = v[k];
    v[k] = v[k+1];
    v[k+1] = temp;
}
```


C言語で記述したプログラム



# 高水準言語からハードウェアの言語へ

swap:

```
add x2, x5, x5
add x2, x2, x2
add x2, x4, x2
lw x15, 0(x2)
lw x16, 4(x2)
sw x16, 0(x2)
sw x15, 4(x2)
ret
```




RISC-Vのアセンブリ言語に変換されたプログラム



# 高水準言語からハードウェアの言語へ

```
swap(int v[], int k)
{
    int temp;
    temp = v[k];
    v[k] = v[k+1];
    v[k+1] = temp;
}
```

C言語で記述したプログラム



swap:

```
add x2, x5, x5
add x2, x2, x2
add x2, x4, x2
lw x15, 0(x2)
lw x16, 4(x2)
sw x16, 0(x2)
sw x15, 4(x2)
ret
```

アセンブリ言語に変換されたプログラム

機械語に落とされたプログラム(機械命令の集まり)




# コンピュータの古典的な要素

コンパイラ

Instruction Set Architecture (ISA), 命令セットアーキテクチャ

インタフェース

性能の評価





# RISC-V Instruction Set Architecture (ISA)



funct7	rs2	rs1	funct3	rd	opcode	R-type
0000000	rs2	rs1	000	rd	0110011	R-type <b>add</b>
0100000	rs2	rs1	000	rd	0110011	R-type <b>sub</b>
0000000	rs2	rs1	001	rd	0110011	R-type <b>sll</b>
0000000	rs2	rs1	010	rd	0110011	R-type <b>slt</b>
0000000	rs2	rs1	011	rd	0110011	R-type <b>sltu</b>
0000000	rs2	rs1	100	rd	0110011	R-type <b>xor</b>
0000000	rs2	rs1	101	rd	0110011	R-type <b>srl</b>
0100000	rs2	rs1	101	rd	0110011	R-type <b>sra</b>
0000000	rs2	rs1	110	rd	0110011	R-type <b>or</b>
0000000	rs2	rs1	111	rd	0110011	R-type <b>and</b>



# プログラム, データ, その他



# 4GB (32bit) memory space and virtual memory


0x00000000



00000000 00000000 00000000 00000000<sub>2</sub> = 0<sub>10</sub>



2GB Memory !



```

kterm
top - 11:35:26 up 10 days, 19:49, 2 users, load average: 0.01, 0.01, 0
Tasks: 164 total, 1 running, 163 sleeping, 0 stopped, 0 zombie
Cpu(s): 0.0%us, 0.0%sy, 0.0%ni,100.0%id, 0.0%wa, 0.0%hi, 0.0%si,
Mem: 4002924k total, 3252404k used, 750520k free, 181808k buffers
Swap: 6062072k total, 0k used, 6062072k free, 2570804k cached
  
```

PID	USER	PR	NI	VIRT	RES	SHR	S	%CPU	%MEM	TIME+	COMMAND
1	root	15	0	10348	696	584	S	0.0	0.0	0:01.00	init
2	root	RT	-5	0	0	0	S	0.0	0.0	0:00.00	migration/0
3	root	34	19	0	0	0	S	0.0	0.0	0:00.00	ksoftirqd/0
4	root	RT	-5	0	0	0	S	0.0	0.0	0:00.00	watchdog/0
5	root	RT	-5	0	0	0	S	0.0	0.0	0:00.00	migration/1
6	root	34	19	0	0	0	S	0.0	0.0	0:00.00	ksoftirqd/1
7	root	RT	-5	0	0	0	S	0.0	0.0	0:00.00	watchdog/1
8	root	RT	-5	0	0	0	S	0.0	0.0	0:00.01	migration/2
9	root	34	19	0	0	0	S	0.0	0.0	0:00.00	ksoftirqd/2
10	root	RT	-5	0	0	0	S	0.0	0.0	0:00.00	watchdog/2

0xFFFFFFFF

11111111 11111111 11111111 11111111<sub>2</sub> = 4,294,967,296 - 1<sub>10</sub>

