コンピュータアーキテクチャ 演習 (2) Computer Architecture Exercise (2)

情報工学系 Berjab Nesrine

Computer Architecture support page :

https://www.arch.cs.titech.ac.jp/lecture/CA/

2024年度(令和6年)版



コンピュータアーキテクチャ 演習の注意点 (1)

□ 連絡について

▶ 連絡は Slack を使用する。登録がまだの場合は速やかに行うこと。招待メールが来ていない場合は、教員あるいはTAにmアドレスを伝え再送要求すること。

□ 演習について

- ▶ 演習は 15:25~17:05 の時間で行う。15:20 までに学術国際情報センター 3階、情報工 学系計算機室に集合すること。15:45 までに到着しない場合、欠席扱いになる。
- ▶ 最初の15分は課題の説明、その後は課題の進行とチェックポイントの確認を行う。 演習ではACRi ルームを利用する。

ロ グループ作業

▶ 3人のグループを作成し、グループ内で情報を共有しながら演習を進める。問題が発生した場合、まずグループ内で相談し、それでも解決しない場合は TA や教員に質問すること。

Check Poin



コ 出席について

▶ 演習には出席点があるため、全ての授業に休まず参加すること。チェックポイントの 図が演習スライドに示されている箇所で、作業の確認を受ける。全てのチェックポイ ントをクリアすることを目指す。

□ 演習時間外について



▶ 手元のFPGA ボードの貸出も可能なので、独自のハードウェア設計に挑戦してみよう!



Nexys4 DDR Artix-7 FPGAボード



CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

サーバ: 全て表示

Close

Close

Close

D 2024.09.24 O 2020.06.14



(Part 1)



演習第二回の内容 (Project 3 – Part 1)

□目的:

- ➤ この演習の目的は、UART を用いてバイナリデータを FPGA に送信方法を理解すること。これによって、同じ方法で RISC-V の命令を FPGA 上のプロセッサに送ることができるようになる。
- この Project 3 (part 2)を通じて以下を学ぶ:
 - 1. RISC-V 命令のエンコード:
 - ▶ add 命令を16進数にエンコードする方法を学ぶ。
 - 2. UART によるシリアル通信:
 - エンコードした命令を UART を使って FPGA に送信する。
 - 3. FPGA での Verilog 実装:
 - ➢ FPGA 上で受信した命令を処理する Verilog コードを実装する。
 - 4. VIO を使った結果確認:

➢ VIO を使って命令が正しく処理されたかを検証する。



ステップ1: RISC-V命令のエンコード (1/2)

□ 最初に、簡単なRISC-V命令を16進数にエンコードする。この命令は後でFPGAに送信する。

□命令例:

- 次のRISC-V命令をエンコードする: add x12, x1, x2
 - ▶ この命令は、レジスタx1とx2の内容を加算し、その結果をレジスタx12に格納する。
- エンコードのプロセス:
 - ➢ RISC-V命令は特定のエンコードパターンに従う。add 命令の32ビットエンコードは以下のように構成される。

Instr rd, rs1, rs2	funct7	rs2	rs1	funct3	rd	opcode
add x12, x1, x2	0000000	00010 (x2)	00001 (x1)	000 (add)	01100 (x12)	0110011

▶ この命令を16進数にエンコードすると、以下のようになる: 00208633



ステップ1: RISC-V命令のエンコード (2/2)

□ この命令を Verilog を用いて以下のようにエンコードする:





ステップ2: UARTによるシリアル通信 (1/2)

□ UART を用いて、エンコードした命令 (<mark>00208633</mark>) を FPGA に送信する。 □ エンディアンについて

▶ エンディアンとは、多バイトの数値を送信する際のバイトの並び順のこと。今回使用 するリトルエンディアン方式は、最下位のバイトから順に送信する並び順のことであ る。よって、4バイトで構成される 00208633 は次のように送信する: 33 86 20 00。

□ 送信手順:

- ▶ ターミナルまたはシリアル通信プログラム(例: GtkTerm)を開く。
 - ➤ コマンド gtkterm & で GtkTerm を起動する。
 - ➤ Configuration から Port を選択する。
 - ➢ Port として /dev/ttyUSB1 を選択する。
 - Baud Rate に 1000000 を入力して、1Mbaud とする

ΓŦ				Term	inal
	Ter	minal		×	
_nesrine@	vs105:~/ca2	024/src\$	gtkterm &		
		Conl	iguration		×
	Serial port Port:	Ba	aud Rate:	Pari	ty:
とする。	/dev/ttyUSB1	~ 1000000	~	none	~
	Bits:	S	topbits:	Flow co	ntrol:
	8	~] [1	~	none	~
	> Advanced Configuration	on Options		ОК	Cancel



ステップ2: UARTによるシリアル通信 (2/2)

- 16進数のバイト列33 86 20 00を順番に送信す る。
 - \blacktriangleright View \rightarrow Send hexadecimal data を選択する。
 - View の下に send hexadecimal data を指定す る欄が表示される。
 - ▶ ここに 33 86 20 00 と入力して改行する (リ ターンキーを押す) ことで指定した4バイトの データを送信できる。

/dev/ttyUSB1 100000-8-N-1





ステップ3: UART 受信のための Verilog 実装 (1/4)

- □ FPGA 上でシリアルデータを受信し、レジスタに格納するモジュールを Verilog を用いて実 装する。
- □ シミュレーションを実行し、受信したデータが正しく 00208633 として組み立てられることを確認する。
- □ 新しいVivado Project 「project_3」を作る。
- □ ターミナルで次のコマンドを入力し, Vivado を起動する.

□ 「Vivado 2024.1」を利用する。

\$ source /tools/Xilinx/Vivado/2024.1/settings64.sh
\$ vivado &

❑ Select Create Project, Click Next
 ❑ Project name "project_3" and location
 "/home/your_username/ca2024" are selected.
 ➢ Check "Create project subdirectory".
 ❑ Click Next





ステップ3: UART 受信のための Verilog 実装 (2/4)

- In Project Type window, select RTL project and click Next.
- □ In Add Sources window, click Next.
- In Add Constraints (optional) window, click Next.
- In Default Part window, select Parts, and write XC7A35TICSG324-1L.
- Select XC7A35TICSG324-1L and click Next.
- Confirm the summary in New Project Summary window and click Finish.

			N	ew I	Project				
fault Pa	rt fault Xilinx pa	art or board for y	our project.						4
Parts	Boards								
Reset All	Filters								
Category:	All			~	Package:	All 🗸	Temperature	: All	~
amily:	All			~	Speed:	All 🗸	Static power:	All	~
<									>



ステップ3: UART 受信のための Verilog 実装 (3/4)

- □ Source codeをコピーする
 - □ ターミナルで、ファイルをコピーする。
 - □ /home/u_nesrine/ca2024/src/ に保存されている main3.v と main3.xdc を, 作成したプロ ジェクトのディレクトリ ~/ca2024/project_3 にコピーする。

\$ cd ~/ca2024/project_3

\$ cp /home/u_nesrine/ca2024/src/main3.v .

\$ cp /home/u_nesrine/ca2024/src/main3.xdc .

- m_uart_rx: このモジュールは、UARTで1バイトずつ データを受信する。
- r_data: 32ビットのレジスタで、受信した命令を保持 する。各バイトが到着するたびにシフトしてデータを 格納する。
 - VIOを m_main モジュール内の r_data に接続する。

main3.v (Source code available in /home/u_nesrine/ca2024/src)
<pre>module m_main (input wire w_clk , // 100 MHz clock signal input wire w_rxd);</pre>
wire w_en ; wire [7:0] w_dout ; m_uart_rx m_uart_rx0 (w_clk, w_rxd, w_dout, w_en);
reg [31:0] r_data = 0; always @(posedge w_clk) if (w_en) r_data <= {w_dout, r_data[31:8]};
<pre>vio_0 vio_00 (w_clk, r_data);</pre>
endmodule



ステップ3: UART 受信のための Verilog 実装 (4/4)

Click Add Sources, then select Add or create design sources and click Next.
 In Add or Create Design Sources window, click Add Files, select main3.v in project_3 directory, and click OK.
 Click Finish.

Click Add Sources, then select Add or create constraints and click Next.
 In Add or Create Constraints window, click Add Files, select main3.xdc in project_3 directory, and click OK.
 Click Finish.



ステップ4: VIO(仮想入出力)を使った確認 (1/2)

□ 最後に、r_data の値を確認するために VIO (Virtual Input/Output)を使用し、受信した命令が 正しく処理されたかを確認する。

VIO のコンフィギュレーション:

- 1. Vivadoで IP Catalog を開き、vio を検索する。
- 2. 以下のようにVIOを設定する:
 - Input Probe Count: 1
 - Probe Width: 32
- Click Generate and click OK if asked in Generate Output Products window.
- ロビットストリームを生成し、FPGAにプログラムする。
- □ UART を用いてバイナリデータを FPGA に送信する (スライド10)。





Hardware

Iocalhost (1)

✓ ⊕ xc7a35t 0 (2)

Name

ステップ4: VIO (仮想入出力)を使った確認 (2/2)



- □ Hardware Manager を開き、VIO コ アを追加する。
- □ VIOを使用して r_data[31:0] の値が 正しいかを確認する。

HARDWARE MANAGER - localhost/xilinx_tcf/Digilent/210319AE1875A

✓ ■ ✓ xilinx_tcf/Digilent/210319AE1{ Open

I XADC (System Monitor)

1 hw vio 1 (vio 00)

? _ 🗆 🖒 X

Status

Connected

Programmec

OK - Outputs

Click +button in hw_vio_1 window, select r_data[31:0] and the click OK

hw vio 1

0



CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

code203.v x hwila 1 x dashboard 1 x

r_data[31:0] [H] 0020_8633

Activity

Input



Project 3 (Part 2)



演習第二回の内容 (Project 3 – Part 2)

□目的:

- ▶ この演習の目的は、UARTを用いてバイナリデータをFPGAに送信方法を理解すること。
- この Project 3 (part 2) を通じて以下を学ぶ:
 - 1. RISC-V 命令のエンコード:
 - ➢ RISC-Vアセンブリコードのエンコードする方法を学ぶ。
 - 2. FPGA での Verilog 実装:
 - ➢ 受信した命令を受け取るために Verilog コード (main3.v)を修正する。
 - 3. UART によるシリアル通信:
 - ▶ エンコードしたRISC-Vアセンブリコードを UART を使って FPGA に送信する。
 - 4. VIO を使った結果確認:
 - > VIO を使って命令が正しく処理されたかを検証する。



ステップ1: RISC-Vアセンブリコードの作成 (1/5)

□ RISC-Vアセンブリコードの作成 例として、Fibonacci のアセンブリコードを作成する。

□例として、Fibonacciのアセンブリコードを使っているが、別のプログラムを作成すること できる。 fib.s ______fib.s _____

- ▶ブラウザで下の URL にアクセス
 - し、Venusのウェブバージョンを

開く。

https://venus.cs61c.org

s 🥅	.data	
n:	.word 10	# The Fibonacci sequence will be calculated up to this number (10)
	.text	
	.globl main	
mai	in:	
	add t0, zero, zero	# t0 = 0 (Fibonacci(0))
	addi t1, zero, 1	# t1 = 1 (Fibonacci(1))
	la t3, n	# Load the address of n into t3
	lw t3, 0(t3)	# Load the value of n (number of iterations) into t3
fib		
110	hea +2 zero finich	$\#$ If ± 2 (counter) $= 0$ jump to finish
	bed (3, Zero, Tinish	# 11 is (counter) == 0, jump to finish # $\pm 2 = \pm 1 + \pm 0$ (Eibergesi(i) = Eibergesi(i 1) + Eibergesi(i 2))
	add (2, (1, (0	# $t_2 = t_1 + t_0$ (Fibonacci(1) = Fibonacci(1-1) + Fibonacci(1-2)) # Move t1 to t0 (t0 - Eibonacci(i 1))
	mv t0, t1	# Move t1 to t0 (t0 = Fibonacc1(1-1))
	mv t1, t2	# Move t2 to t1 (t1 = Fibonacc1(1))
	addi t3, t3, -1	# Decrement the counter $(t3 = t3 - 1)$
	j fib	# Jump back to fib to continue the loop
fin	ish:	
	addi a0, zero, 1	<pre># a0 = 1 (for printing or exit, depending on the syscall convention)</pre>
	mv a1, t0	<pre># Move the final Fibonacci result into a1 (Fibonacci(n))</pre>
	ecall	<pre># Make system call (print or exit depending on environment)</pre>
	addi a0, zero, <mark>10</mark>	# a0 = 10 (Exit syscall)
	ecall	# Exit program





ステップ1: RISC-Vアセンブリコードの作成 (3/5)

□デバッグと出力の確認: > コードをステップ実行したり、ブレークポイントを設定したり、実行中のレジスタやメモリの状態を確認することができる。

	Assem	ble & Simulate from E	ditor			
					(Contents of all 3
			enus Editor Simulator Choc	עמכ		
Run	Step Pre	v Reset Dump	Trace Re-assemble from Editor		Integer (P) Electing (E)	° ↓
PC	Machina	Pacia Codo	Original Code	zero	0x00000000	
r.c	Code	basic code	originat code	ra	0×00000040	
0×0	0×000002B3	add x5 x0 x0	add t0, zero, zero	(x1)		
0×4	0×00100313	addi x6 x0 1	addi t1, zero, 1	sp	0x7FFFFDC	
0×8	0×10000E17	auipc x28 65536	la t3, n	(x2)		
0xc	0×FF8E0E13	addi x28 x28 -8	la t3, n	gp (x3)	0×1000000	
0×10	0×000E2E03	lw x28 0(x28)	lw t3, 0(t3)	tp	0×00000000	
0x14	0×000E0C63	beq x28 x0 24	beq t3, zero, finish	(x4)		
0x18	0×005303B3	add x7 x6 x5	add t2, t1, t0	t0 (x5)	0x0000037	
0x1c	0×00030293	addi x5 x6 0	mv t0, t1	t1	0x00000059	=
0x20	0×00038313	addi x6 x7 0	mv t1, t2	(x6)		
0x24	0×FFFE0E13	addi x28 x28 -1	addi t3, t3, -1	t2	0x00000059	
0x28	0×FEDFF06F	jal x0 -20	j fib	(\/)	0~0000000	
0x2c	0×00100513	addi x10 x0 1	addi a0, zero, 1	(x8)	0,00000000	
		Copyl Download	Clearl	s1	0×0000000	
_		Copy: Download:	Clear:	(X9)		

CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

Console output

For Fibonacci(10), the value is 55.



ステップ1: RISC-Vアセンブリコードの作成 (4/5)

- Dumpタブを使って、コード中のすべての 命令の16進数表現を生成します。
- □ その後、Download を押すと、ファイルが ダウンロードされる。
 - ▶ ファイル名(例: fib.txt)を入力し保存す る

www2.cs.sfu.ca says

fib.txt

Please enter a name for the file. Leave blank for default. If you do not want to receive this prompt anymore, please open (edit) a file through the terminal or file explorer. Saving will then happen to last file which was 'edit'ed. If you save twice really fast, you can still bring up this prompt.

Cancel

		Ve	Editor Simulator Chocopy		
	Run	Step Prev Reset	Dump	s1 (x9)	0x0000000
				a0	0×0000000A
PC	Machine Code	Basic Code	Original Code	(x10)	
0×0	0x000002B3	add x5 x0 x0	add t0, x0, x0	al	0x00000022
0 x 4	0x00100313	addi x6 x0 l	addi t1, x0, 1	(x11)	
0×8	0x10000E17	auipc x28 65536	la t3, n	a2	0x0000000
0xc	0×FF8E0E13	addi x28 x28 -8	la t3, n	(x12)	
0x10	0x000E2E03	lw x28 0(x28)	lw t3, 0(t3)	a3	0x0000000
0x14	0x000E0C63	beq x28 x0 24	beq t3, x0, finish	(x13)	
0x18	0x005303B3	add x7 x6 x5	add t2, t1, t0	a4	0x0000000
0x1c	0x00030293	addi x5 x6 0	mv t0, t1	(A14)	
0x20	0x00038313	addi x6 x7 0	mv t1, t2	a5 (x15)	0x0000000
0x24	0xFFFE0E13	addi x28 x28 -1	addi t3, t3, -1		
0x28	0xFEDFF06F	jal x0 -20	j fib	a6 (x16)	0x0000000
0x2c	0x00100513	addi x10 x0 1	addi a0, x0, 1		
0x30	0x00028593	addi x11 x5 0	addi al, t0, 0	(x17)	0×0000000
0x34	0x0000073	ecall	ecall		
0x38	0x00A00513	addi x10 x0 10	addi a0, x0, 10	(x18)	0x0000000
0x3c	0x0000073	ecall 2	ecall	83	0~0000000
				(x19)	
		Copy! Download	Clear!	s4	0x00000000
0x00000	2B3 313			(x20)	
0×10000	E17			s5	0x0000000
0xFF8E0 0x000E2	EO3 DU	MP 命令コー	ĸ	Display	Hex
0x000E0	0063		•	Settings	



ステップ1: RISC-Vアセンブリコードの作成 (5/5)

 このコード (main3_2.c) は、fib.txt から16進 数データを読み取り、バイナリに変換して test.binに書き込み、全データのチェックサ ムを計算するプログラムです。

 変換後のファイルのチェックサムを確認
 次のコマンドを実行する

\$ gcc main3_2.c
\$./a.out
checksum fa474d0

 Fibonocci のマシンコードのチェックサムの値は 0xfa474d0 となる。

CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

(Source code available in /home/u nesrine/ca2024/src) main3 2.c #include <stdio.h> int main() { FILE* file = fopen("fib.txt", "r"); // Open the file for reading FILE *fp =fopen("test.bin", "wb"); //To generate test.bin int checksum = 0; if (file == NULL) { perror("Error opening file"); return 1; int data; char line[100]; // Assuming lines won't exceed 100 characters while (fgets(line, sizeof(line), file) != NULL) { if (sscanf(line, "%x", &data) == 1) { fwrite(&data, 4, 1, fp); checksum += data; } else { printf("Failed to read a hexadecimal value from the file.\n"); } printf("checksum %x\n", checksum); fclose(file); // Close the file fclose(fp); // Close the file return 0; 23



ステップ2: UART 受信のための Verilog 実装

□ m_main モジュールを完成させ、受信データからチェックサム r_sum を 計算できるようにし、その後、VIO に接続する。

```
main3.v
                          (Source code available in /home/u_nesrine/ca2024/src)
  module m_main (
                              , // 100 MHz clock signal
      input wire w_clk
      input wire w_rxd
      wire
                 w_en
      wire [7:0] w dout
      m_uart_rx m_uart_rx0 (w_clk, w_rxd, w_dout, w_en);
      reg [31:0] r_data = 0;
      always @(posedge w_clk) if (w_en) r_data <= {w_dout, r_data[31:8]};</pre>
      vio_0 vio_00 (w_clk, r_data);
      reg [31:0] r_sum = 0;
      // Complete here to calculate the checksum r_sum
      // Connect VIO to r_sum to verify the checksum value
  endmodule
```



ステップ3: UARTによるシリアル通信

□ ターミナルを開いて、次のコマンドを実行して test.bin をFPGAに送信する。

➤ GtkTerm でボーレートなどを設定してからコマンドを実行すること。

cat test.bin > /dev/ttyUSB1





ステップ4: VIO(仮想入出力)を使った確認

▶ 生成した test.bin を送信して、転送されたデータの値が 0xfa474d0 となることを VIO を用いて確認する。

Hardware	2 – C C ×	dashboard_1	
Q 素 ♦ ∅ ▶ ≫ ■	•	hw vio 1	
Name	Status		
I localhost (1)	Connected		
✓ ■	l{ Open	Name Value Activity Direction VIO	
✓ ∰ xc7a35t_0 (2)	Programmec	C > L r_sum[31:0] [H] 0FA4_/4D0 Input hw_vio_1	
XADC (System Monitor)		qu	
1 hw_vio_1 (vio_00)	OK - Outputs	⁸ r sum の値が正しい」	
	>		
Debug Probe Properties	/X		
🔓 r_sum[31:0]	← ⇒ ✿		
	^		A
Source: NETLIST			
Source: NETLIST Type: VIO_INPUT			
Source: NETLIST Type: VIO_INPUT Width: 32			
Source: NETLIST Type: VIO_INPUT Width: 32	I		