

## 計算機アーキテクチャ 第二 (O)

### 9. スーパースカラプロセッサ

大学院情報理工学研究科 計算工学専攻  
吉瀬謙二 kise\_at\_cs.titech.ac.jp  
S321講義室 月曜日 5, 6時限 13:20-14:50

1

## プロセッサのマイクロアーキテクチャ


- マルチサイクルプロセッサ
- シングルサイクルプロセッサ
- パイプライン
  - スカラープロセッサ
  - スーパースカラプロセッサ (インオーダー)
  - スーパースカラプロセッサ (アウトオブオーダー)

Adapted from Computer Organization and Design, Patterson &amp; Hennessy, © 2005

2


## パイプライン処理 (pipelining) とスカルプロセッサ

サイクル当たりの平均実行命令数, IPC (instructions per cycle) の上限は1



Adapted from Computer Organization and Design, Patterson &amp; Hennessy, © 2005

## 5段パイプラインの標準的なスカルプロセッサ




MipsCore pipeline4 2011-11-09 17:00 ArchLab TOKYO TECH

Adapted from Computer Organization and Design, Patterson &amp; Hennessy, © 2005

4


## スーパースカラプロセッサと命令レベル並列性

- 複数のパイプラインを利用して IPC (instructions per cycle) を1以上に引き上げる, 複数の命令を並列に実行
  - n-way スーパースカラ
- ハザードの積極的な解消, ストールの隠蔽が重要



Adapted from Computer Organization and Design, Patterson &amp; Hennessy, © 2005

## 5段パイプラインのインオーダー・スーパースカラプロセッサ インターリーブ命令メモリ版



MipsCore in-order SuperScalar 2011-12-02 17:00 ArchLab TOKYO TECH

Adapted from Computer Organization and Design, Patterson &amp; Hennessy, © 2005

6







## 命令キャッシュの実装

```

struct icache_line {
    int valid;
    int tag;
    int data[4];
} iiline;


class icache {
    mem = m;
    size = icache_size;
    buf = (icache_line *)calloc(size, sizeof(iiline));
public:
    icache(int, main_memory *m);
    int fetch(data_t pc, data_t *ir) {
        int index = (pc >> 4) % size;
        data_t tag = (pc >> 4);
        if (buf[index].valid && buf[index].tag == tag) { /** hit **/
            for (int i=0; i<4; i++) ir[i] = buf[index].data[i];
            return 1;
        } else { /** cache miss **/
            buf[index].valid = 1;
            buf[index].tag = tag;
            for (int i=0; i<4; i++) {
                data_t ir_t;
                mem->id_4byte(pc+4*i, &ir_t);
                buf[index].data[i] = ir_t;
            }
            return 0;
        }
    }
};
    
```

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

13

## Branch Target Buffer (BTB)の実装

- 分岐成立の場合にのみ、分岐先アドレスを登録する。
- Validビットは利用しなくてもよい。



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

14

## Branch Target Buffer (BTB)の実装

```


struct btb_line {
    int tag;
    int data;
} btb_line;

class BTB {
    size = btb_size;
    buf = (btb_line *)calloc(size, sizeof(btb_line));
public:
    BTB(int);
    void fetch(data_t pc, data_t *target) {
        int index = (pc >> 2) % size;
        data_t tag = (pc >> 2);
        if (buf[index].tag == tag) *target = buf[index].data;
        else *target = 0;
    }
    void BTB::regist(data_t pc, data_t target) {
        int index = (pc >> 2) % size;
        data_t tag = (pc >> 2);
        buf[index].tag = tag;
        buf[index].data = target;
    }
};
    
```

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

15

## 命令フェッチユニットの例




Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

16

## Branch Target Buffer (BTB)の改良

- キャッシュラインに1つの分岐のみを許す




Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

17

## 命令キャッシュにおけるミスアラインメント

- 分岐命令S5の飛び先をT1とする。



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

マイク・ジョンソン, スーパーカラボプロセッサ

18



## 命令の整列化およびマージ




Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

19

## 命令キャッシュの改良, フィルタリング


- PCが指し示す以前の命令をNOPIに変更
- 成立分岐の後続命令をNOPIに変更



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

20

## 命令フェッチユニットの例




Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

21

## 命令キャッシュの実装

- ラインサイズ 4ワード (16 Byte)



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

22

## 命令キャッシュの実装

```

struct icache_line {
    int valid;
    int tag;
    int data[4];
} iline;

class lcache {
public:
    main_memory *mem;
    icache_line *buf;
    int size;
    lcache(int, main_memory*);
    int fetch(int, int*);
};

lcache::lcache(int icache_size, main_memory *m) {
    mem = m;
    size = icache_size;
    buf = (icache_line *)calloc(size, sizeof(iline));
}

int lcache::fetch(int pc, int *ir) {
    int index = (pc >> 4) % size;
    int tag = (pc >> 4);
    if (buf[index].valid && buf[index].tag == tag) { /** hit **/
        for (int i=0; i<4; i++) ir[i]=buf[index].data[i];
        return 1;
    } else { /** cache miss **/
        buf[index].valid = 1;
        buf[index].tag = tag;
        for (int i=0; i<4; i++) {
            int ir_t;
            mem->ld_byte(pc+4*i, &ir_t);
            buf[index].data[i] = ir_t;
        }
        return 0;
    }
}
    
```

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

23

## スーパースカラプロセッサにおける動的スケジューリング (アウトオブオーダー実行)

P8 := P3 x P5 (1)

P9 := P8 + 1 (2)

P10 := P5 + 1 (3)


P11 := P10 x P9 (4)

P8 := P3 x P5 (1)

P9 := P8 + 1 (2)

P10 := P5 + 1 (3)


P11 := P10 x P9 (4)



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

24





25

### アナウンス

- 講義スライド, 講義スケジュール
- [www.arch.cs.titech.ac.jp](http://www.arch.cs.titech.ac.jp)

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

26