

## 計算機アーキテクチャ 第一 (E)

### 2. 命令形式, アドレス指定形式

吉瀬 謙二 計算工学専攻  
kise\_at\_cs.titech.ac.jp  
W641講義室 木曜日13:20 - 14:50

## Acknowledgement

- Lecture slides for Computer Organization and Design, Third Edition, courtesy of **Professor Mary Jane Irwin**, Penn State University
- Lecture slides for Computer Organization and Design, third edition, Chapters 1-9, courtesy of **Professor Tod Amon**, Southern Utah University.

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005.

2

## レポート 問題

1. 部品を組み合わせて計算機(パソコン)を自作したい。  
適切な(個人の主観でかまわない)部品と構成を提案せよ。  
提案構成でちゃんと動作することを説明せよ。  
また、構成の特徴を魅力的に説明せよ。
  1. 予算は5万円以内とする。  
それぞれの部品の価格をWebにて調査すること。
  2. オペレーティングシステムとして Linux が動作すること。  
利用目的とその意義を明確にすること。
  3. 計算機本体のみとする。ディスプレイやキーボードは不要。
  4. レポートはA4用紙 2枚以内にまとめること。


3

## レポート 提出方法

- 4月27日(午後11時)までに電子メールで提出
  - 人よりも先に提出している(先願性)と高得点
  - 斬新または魅力的な計算機構成であれば高得点
  - report\_at\_arch.cs.titech.ac.jp ( \_at\_ を @ に置き換える )
- 電子メールのタイトル
  - ArchReport [学籍番号]
- 電子メールの内容
  - 氏名, 学籍番号
  - 回答
    - テキスト形式, あるいはPDFファイルを添付
    - A4用紙で2枚以内にまとめること。

4

## 第1回 レポートの提出状況



5

## 参考書(読んでください)

- コンピュータの構成と設計 第3版、パターソン&ヘネシー(成田光彰 訳)、日経BP社、2006
- コンピュータアーキテクチャ 定量的アプローチ 第4版 翔泳社、2008
- コンピュータアーキテクチャ、村岡 洋一 著、近代科学社、1989
- 計算機システム工学、富田 真治、村上 和彰 著、昭晃堂、1988
- コンピュータハードウェア、富田 真治、中島 浩 著、昭晃堂、1995
- 計算機アーキテクチャ、橋本 昭洋 著、昭晃堂、1995



6


## 参考書(大学院生がターゲット, 興味があれば)

- コンピュータの構成と設計 第3版、  
パターソン&ヘネシー(成田光彰 訳)、  
日経BP社、2006
- コンピュータアーキテクチャ 定量的アプローチ 第4版  
翔泳社、2008
- コンピュータアーキテクチャ、  
村岡 洋一 著、近代科学社、1989
- 計算機システム工学、  
富田 真治、村上 和彰 著、昭晃堂、1988
- コンピュータハードウェア、  
富田 真治、中島 浩 著、昭晃堂、1995
- 計算機アーキテクチャ、  
橋本 昭洋 著、昭晃堂、1995




7

## 参考書(アセンブラに興味があれば)



MIPSのアセンブラがよくわかります。面白いです。



MIPSとLinuxの間がわかります。お勧め。

8

## ただしい講義の受け方？

- どんどん質問する！ >> 活発な講義！
  - 難しい！
- わからない時は...
  - わからない顔をする！
- 不満のある時は...
  - 不満のある顔をする！
- わかった時は...
  - うなづく！

9


2009年 前学期 TOKYO TECH

## 計算機アーキテクチャ 第一 (E)

### 2. 命令形式, アドレス指定形式


吉瀬 謙二 計算工学専攻  
kise\_at\_cs.titech.ac.jp  
W641講義室 木曜日13:20 - 14:50

## コンピュータ(ハードウェア)の古典的な要素



11

## Instruction Set Architecture (ISA) Type Sales




PowerPoint "comic" bar chart with approximate values (see text for correct values)

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005.

12

## Where is the Market?



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

13

## RISC - Reduced Instruction Set Computer

- RISC philosophy** ← **CISC**  
Complex Instruction Set Computer
  - fixed instruction lengths
  - load-store instruction sets
  - limited addressing modes
  - limited operations
- Sun SPARC, HP PA-RISC, IBM PowerPC, Compaq Alpha, **MIPS**, ...

*Design goals: speed, cost (design, fabrication, test, packaging), size, power consumption, reliability, memory space (embedded systems)*

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

14

## MIPS R3000 Instruction Set Architecture (ISA)

### Instruction Categories

- Computational
- Load / Store
- Jump and Branch
- Floating Point
  - coprocessor
- Memory Management
- Special

### Registers

R0 - R31

PC  
HI  
LO

### 3 Instruction Formats: all 32 bits wide

OP	rs	rt	rd	sa	funct	R format
OP	rs	rt	immediate			I format
OP	jump target					J format

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

15

## Aside: MIPS Register Convention

Name	Register Number	Usage	Preserve on call?
\$zero	0	constant 0 (hardware)	n.a.
\$at	1	reserved for assembler	n.a.
\$v0 - \$v1	2-3	returned values	no
\$a0 - \$a3	4-7	arguments	yes
\$t0 - \$t7	8-15	temporaries	no
\$s0 - \$s7	16-23	saved values	yes
\$t8 - \$t9	24-25	temporaries	no
\$gp	28	global pointer	yes
\$sp	29	stack pointer	yes
\$fp	30	frame pointer	yes
\$ra	31	return addr (hardware)	yes

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

16

## MIPS Arithmetic Instructions

### MIPS assembly language arithmetic statement

```
add $t0, $s1, $s2
sub $t0, $s1, $s2
```

- Each arithmetic instruction performs only **one** operation
- Each arithmetic instruction fits in 32 bits and specifies exactly **three** operands  
 $\text{destination} \leftarrow \text{source1} \text{ op } \text{source2}$
- Those operands are contained in the datapath's **register file** (\$t0, \$s1, \$s2) – indicated by \$
- Operand order is fixed (destination first)

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

17

## MIPS Arithmetic Instructions

### MIPS assembly language arithmetic statement

```
add $t0, $s1, $s2
sub $t0, $s1, $s2
```

- Each arithmetic instruction performs only **one** operation
- Each arithmetic instruction fits in 32 bits and specifies exactly **three** operands  
 $\text{destination} \leftarrow \text{source1} \text{ op } \text{source2}$
- Operand order is fixed (destination first)
- Those operands are contained in the **register file** (\$t0, \$s1, \$s2) – **indicated by \$**


Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

18

## Machine Language - Add Instruction

- Instructions, like registers and words of data, are **32 bits long**

- Arithmetic Instruction Format (R format):



19

## MIPS Immediate Instructions

- Small constants are used often in typical code

- Possible approaches?

- put "typical constants" in memory and load them
- create hard-wired registers (like \$zero) for constants like 1
- have special instructions that contain constants!

```
addi $sp, $sp, 4    # $sp = $sp + 4
slti $t0, $s2, 15   # $t0 = 1 if $s2 < 15
```

- Machine format (I format):



- The constant is kept **inside** the instruction itself!

- Immediate format **limits** values to the range  $+2^{15}-1$  to  $-2^{15}$

20

## 演習

- $f = (g + h) - (i + j)$

f, g, h, i, j をそれぞれレジスタ \$s0, \$s1, \$s2, \$s3, \$s4 に割り付けるとする。

上のステートメントをコンパイルした結果のMIPSアプリケーション・コードはどうか。

21

## 演習 (参考書 48ページ)

- $f = (g + h) - (i + j)$

f, g, h, i, j をそれぞれレジスタ \$s0, \$s1, \$s2, \$s3, \$s4 に割り付けるとする。

上のステートメントをコンパイルした結果のMIPSアプリケーション・コードはどうか。

```
add $t0, $s1, $s2    # $t0 = (g + h)
add $t1, $s3, $s4    #
sub  $s0, $t0, $t1    #
```

22

## MIPS Memory Access Instructions

- MIPS has two basic **data transfer** instructions for accessing memory

```
lw $t0, 4($s3) # load word from memory
```



```
sw $t0, 8($s3) # store word to memory
```

- The data is loaded into (lw) or stored from (sw) a register in the register file
- The memory address – a 32 bit address – is formed by adding the contents of the **base address register** to the **offset value**
  - A 16-bit field is limited to memory locations within a region of  $\pm 2^{13}$  or 8,192 words ( $\pm 2^{15}$  or 32,768 bytes) of the address in the base register

23

## Machine Language - Load Instruction

- Load / Store Instruction Format (I format):



24

## 演習

- $g = h + A[8]$   
100語から成る配列Aがあるとする。また、コンパイラは変数g, h にレジスタ \$s1, \$s2 を割り付ける。さらに配列の開始アドレスは \$s3 に納められているとする。  
上のステートメントをコンパイルせよ。

25

## 演習 (参考書 50ページ)

- $g = h + A[8]$   
100語から成る配列Aがあるとする。また、コンパイラは変数g, h にレジスタ \$s1, \$s2 を割り付ける。さらに配列の開始アドレスは \$s3 に納められているとする。  
上のステートメントをコンパイルせよ。

```
lw    $t0, 32($s3)    # $t0 = A[8]
add   $s1, $s2, $t0    # g = h + $t0
```

26

## 演習

- $A[12] = h + A[8]$   
100語から成る配列Aがあるとする。また、コンパイラは変数g, h にレジスタ \$s1, \$s2 を割り付ける。さらに配列の開始アドレスは \$s3 に納められているとする。  
上のステートメントをコンパイルせよ。

27

## 演習 (参考書 51ページ)

- $A[12] = h + A[8]$   
100語から成る配列Aがあるとする。また、コンパイラは変数g, h にレジスタ \$s1, \$s2 を割り付ける。さらに配列の開始アドレスは \$s3 に納められているとする。  
上のステートメントをコンパイルせよ。

```
lw    $t0, 32($s3)    # $t0 = A[8]
add   $t0, $s2, $t0    # $t0 = h + $t0
sw    $t0, 48($s3)    # A[12] = $t0
```

28

## MIPS Control Flow Instructions

- MIPS **conditional branch** instructions:  
bne \$s0, \$s1, Lbl #go to Lbl if \$s0≠\$s1  
beq \$s0, \$s1, Lbl #go to Lbl if \$s0=\$s1

■ Ex:     **if (i==j) h = i + j;**  
          bne \$s0, \$s1, Lbl1  
          add \$s3, \$s0, \$s1  
Lbl1:     ...

- Instruction Format (I format):


op	rs	rt	16 bit offset
----	----	----	---------------

- How is the branch destination address specified?

29

## Specifying Branch Destinations

- Use a register (like in lw and sw) added to the 16-bit offset
  - which register? Instruction Address Register (the PC)
    - its use is automatically **implied** by instruction
    - PC gets updated (PC+4) during the **fetch** cycle so that it holds the address of the next instruction
  - limits the branch distance to  $-2^{15}$  to  $+2^{15}-1$  instructions from the (instruction after the) branch instruction, but most branches are local anyway




30

## More Branch Instructions

- We have `beq`, `bne`, but what about other kinds of branches (e.g., branch-if-less-than)? For this, we need yet another instruction, `slt`
- Set on less than instruction:
 

```
slt $t0, $s0, $s1    # if $s0 < $s1 then
                     # $t0 = 1      else
                     # $t0 = 0
```
- Instruction format (R format):



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

31

## More Branch Instructions, Con't

- Can use `slt`, `beq`, `bne`, and the fixed value of 0 in register `$zero` to **create** other conditions
  - less than
 

```
blt $s1, $s2, Label
slt $at, $s1, $s2    # $at set to 1 if
bne $at, $zero, Label # $s1 < $s2
```
  - less than or equal to
 

```
ble $s1, $s2, Label
```
  - greater than
 

```
bgt $s1, $s2, Label
```
  - greater than or equal to
 

```
bge $s1, $s2, Label
```
- Such branches are included in the instruction set as pseudo instructions - recognized (and expanded) by the assembler
  - Its why the assembler needs a reserved register (`$at`)


Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

32

## Other Control Flow Instructions

- MIPS also has an **unconditional branch** instruction or **jump** instruction:
 

```
j label    #go to label
```
- Instruction Format (J Format):



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

33

## 演習 (参考書 64ページ)

- `f`, `g`, `h`, `i`, `j` は変数である。それぞれを `$s0` から `$s4` に割り付ける。このコードをコンパイルした結果を示せ。
- if (`i == j`) `f = g + h`; else `f = g - h`;

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

34

## 演習 (参考書 64ページ)

- `f`, `g`, `h`, `i`, `j` は変数である。それぞれを `$s0` から `$s4` に割り付ける。このコードをコンパイルした結果を示せ。

if (`i == j`) `f = g + h`; else `f = g - h`;

```
bne $s3, $s4, Else    # if (i!=j) goto Else
add $s0, $s1, $s2     # f = g + h
j   Exit              # goto Exit
Else:
  sub $s0, $s1, $s2    # f = g - h
Exit:
```


Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

35

## 演習

- ループを利用して1から100までの合計値を求めるアセンブラを示せ。

氏名, 学籍番号,  
学籍番号マーク欄(右詰で)



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

36

### Aside: Branching Far Away

- What if the branch destination is further away than can be captured in 16 bits?
- The assembler comes to the rescue – it inserts an unconditional jump to the branch target and inverts the condition

```
beq $s0, $s1, L1
```

becomes

```
bne $s0, $s1, L2
j L1
```

L2:

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005


37

### Instructions for Accessing Procedures

- MIPS procedure call instruction:  
`jal Procedure-Address #jump and link`
- Saves PC+4 in register `$ra` to have a link to the next instruction for the procedure return
- Machine format (J format):



- Then can do procedure return with a  
`jr $ra #return`
- Instruction format (R format):




Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

38



### Aside: How About Larger Constants?

- We'd also like to be able to load a 32 bit constant into a register, for this we must use two instructions
- a new "load upper immediate" instruction

```
lui $t0, 1010101010101010
```



- Then must get the lower order bits right, use  
`ori $t0, $t0, 1010101010101010`



Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

39

### MIPS ISA So Far

Category	Instr	Op Code	Example	Meaning
Arithmetic (R & I format)	add	0 and 32	add \$s1, \$s2, \$s3	\$s1 = \$s2 + \$s3
	subtract	0 and 34	sub \$s1, \$s2, \$s3	\$s1 = \$s2 - \$s3
	add immediate	8	addi \$s1, \$s2, 6	\$s1 = \$s2 + 6
	or immediate	13	ori \$s1, \$s2, 6	\$s1 = \$s2 v 6
Data Transfer (I format)	load word	35	lw \$s1, 24(\$s2)	\$s1 = Memory(\$s2+24)
	store word	43	sw \$s1, 24(\$s2)	Memory(\$s2+24) = \$s1
	load byte	32	lb \$s1, 25(\$s2)	\$s1 = Memory(\$s2+25)
	store byte	40	sb \$s1, 25(\$s2)	Memory(\$s2+25) = \$s1
	load upper imm	15	lui \$s1, 6	\$s1 = 6 * 2 <sup>16</sup>
Cond. Branch (I & R format)	br on equal	4	beq \$s1, \$s2, L	if (\$s1 == \$s2) go to L
	br on not equal	5	bne \$s1, \$s2, L	if (\$s1 != \$s2) go to L
	set on less than	0 and 42	slt \$s1, \$s2, \$s3	if (\$s2 < \$s3) \$s1=1 else \$s1=0
	set on less than immediate	10	slli \$s1, \$s2, 6	if (\$s2 < 6) \$s1=1 else \$s1=0
Uncond. Jump (J & R format)	jump	2	j 2500	go to 10000
	jump register	0 and 8	jr \$t1	go to \$t1
	jump and link	3	jal 2500	go to 10000; \$ra=PC+4

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

40

### 今日のまとめ, MIPS R3000 ISA

#### Instruction Categories

- Computational
- Load / Store
- Jump and Branch
- Floating Point
- Memory Management
- Special

#### Registers

R0 - R31

PC

HI

LO

#### 3 Instruction Formats: all 32 bits wide

OP	rs	rt	rd	sa	funct	R format
OP	rs	rt	Immediate (16bit)			I format
OP	jump target (26bit)					J format

Adapted from Computer Organization and Design, Patterson & Hennessy, © 2005

41

### 講義項目

- 計算機システムの基本構成と動作原理
- (1) 命令形式, アドレス指定形式
- (2) 命令形式, データ形式
- メモリ1: 半導体メモリシステム, ファイルメモリシステム
- メモリ2: 記憶階層, キャッシュシステム
- メモリ3: 仮想記憶システム (セグメンテーション, ページング, 等)
- メモリ4: 主記憶とファイルメモリの管理, 多重仮想記憶, 記憶保護
- 割り込み1: 割り込みの必要性, 割り込みの種類
- 割り込み2: 割り込み処理の流れ
- 入出力制御1: チャンネル, チャンネルプログラム方式
- 入出力制御2: 入出力動作の流れ, チャンネル動作の効率化
- 入出力制御3: チャンネルの種類, 通信制御

レポートと期末試験により評価

42