


ソフトウェアもおもしろい これからのプロセッサアーキテクチャ

早稲田大学
コンピュータ・ネットワーク工学科
木村啓二

続々と登場する マルチコアプロセッサ

- 増え続けるチップ上に集積可能なトランジスタ数
 - 期待されるスケーラブルな性能向上
 - 要求される低消費電力化
- 各メーカーから発表・販売されるマルチコア
 - IBM Power5+, Sun Niagara
 - Intel Core 2 Duo, AMD Opteron
 - IBM・Sony・東芝 CELL, NEC・ARM MPCore, NEC MP211, 富士通 FR1000, ...



マルチコアの用途(例)

- サーバーアプリ
 - webサーバ
 - DBサーバ

- 高性能計算
 - 流体シミュレーション
 - たんぱく質解析

- デスクトップアプリ
 - web, mail
 - ワープロ、表計算

- 組み込みアプリ
 - メディア処理
 - ゲーム

many coreはうれしいのか？

- ユーザはそんなに計算パワーを必要としているのか？
- そもそもどうやってmany coreを使いこなすプログラムを開発する？
 - 並列化は？
 - チップ内外のメモリ管理は？
 - データ転送は？

計算パワーが アプリケーションを変える

- ニンテンドーDS (マルチコアではないけれど)
 - 携帯ゲーム機による音声認識
 - コンテンツの幅の拡大と新規ユーザの開拓
- 「多機能」から「さりげないインタフェース」と「新しいユーザ体験」の時代へ
 - 様々な入力装置・センサ・データベースからのデータを取捨選択・加工
 - その変化を下支えするのはこれまで以上の計算パワー
 - マルチコア化・many core化は計算パワーの増大を実現できる



でも、やっぱり誰がどうやってアプリケーションを開発する？

マルチコアの技術

用途・規模などに応じ
様々なことが
考えられる

统一的に
対応できないか？

アーキテクチャ

- コア構成
 - コア性能・ホモジニアス構成・ヘテロジニアス構成
- メモリ構成
 - 共有キャッシュ・分散キャッシュ・ローカルメモリ

ターゲット

- サーバアプリ
 - webサーバ、DBサーバ
- 高性能計算
- デスクトップアプリ
 - web, mail, office
- メディアアプリ
- ゲーム

もろもろ合わせて
考える必要がある


- ネットワーク構成
- プログラミングモデル
 - 並列化・データローカリティ・データ転送
- コンパイラ
- ミドルウェア
- OS
- 開発環境(デバッガ)

大問題！


早稲田大学 笠原・木村研の取り組み

- ソフトウェア・ハードウェア協調型マルチコア
 - マルチグレイン並列化コンパイラ
 - OSCARマルチコアアーキテクチャ
 - STARC 並列化コンパイラ協調型チップマルチプロセッサ技術
- 産官学連携・NEDO(経産省)
 - 先進ヘテロジニアスマルチプロセッサ
 - リアルタイム情報家電用マルチコア

マルチグレイン並列化コンパイラ




ミリニウムプロジェクトIT21
経済産業省/NEDO「アドバンスド並列化コンパイラ」
APCコンパイラの最新並列コンピュータIBM pSeries690(16プロセッサ)上での性能




※ベンチは、IBM社提供のコンパイラ「IBM XL Fortran Ver. 6.1」(APCが競合しコンパイラ)による標準向上車17プロセッサ使用機に対する標準向上車17プロセッサ使用機を、プログラムのカテゴリは、IBMコンパイラ9.0.0-4.0.0コンパイラが所有権を保持する向上車17プロセッサ使用機を示す。

データローカライゼーション: 整合分割

- 複数のループをループ間のデータ依存を考慮しつつCARとLRに分割する
 - ローカルメモリあるいはキャッシュを介してLRのデータをループ間で授受する
 - LR: Localizable Region, CAR: Commonly Accessed Region




データ転送オーバーラップ: プレロード・ポストストア




- CPU処理と非同期に動作可能なDTU(データ転送ユニット)を利用してデータ転送をオーバーラップ
- データ転送オーバーヘッドを隠蔽し速度向上を得る

コンパイラによる低消費電力化


処理ユニット負荷不均衡時の電
源・周波数電圧制御




デッドライン制約を考慮した電源・周波数電圧制御



OSCARマルチコア・アーキテクチャ




マルチコア上での性能評価の例： MPEG2エンコーダ



ヘテロジニアスマルチコア

- 多種類の計算エンジン(プロセッサ)を1チップに集積したSoCアーキテクチャ
- プログラムの並列性を抽出し、各プロセッサの特徴に適したタスクの分割と配置を行う並列化コンパイラ



今後の課題

アプリケーション開発者

- 並列化・最適化しやすいプログラミング?
- コンパイラに対する明示的な指示?
- エラーアプリケーションの提示?

**三者の連携・役割分担を
どのようにすべきか?**

ソフトウェア

- アプリ開発者に対する使いやすさの提示
- コンパイラの解析能力の拡充
- ソフトウェアの階層間の連携
 - コンパイラ/ミドルウェア/OS
- オブジェクト指向? スクリプト言語?

アーキテクチャ

- ソフトウェアに対する使いやすさの提示
- 各モジュール間の連携
 - コア構成/メモリ構成/ネットワーク
- 低消費電力・フォールトトレラント
- 投機?

まとめ

- マイクロプロセッサのマルチコア化の流れ
- アーキテクチャ・ソフトウェアの協調が
ますます大事
- 早稲田大学の取り組みを紹介