ISE 3.3i を利用して ANDゲート を実現してみます。
ここでは詳しい説明ではなく、作業のおおまかな流れを追っていきます。
ISE 3.3i の統合環境は Project Navigator と呼ばれています。まずは、Project Navigator を起動し、Verilog
HDL を用いて、ANDゲートを記述します。
Verilog HDL により ANDゲートを実現している部分が右上のウィンドウです。 in1, in2 を入力、out を出力として回路を記述しています。
回路の in1, in2, out という３つのピンを、FPGAに割り当てます。上の p28, p27, p69 が入力した値です。今回ターゲットとするボードは SPARTAN を搭載するDigilab XLA5 です。 XLA5 のマニュアルを見ると、 69番のピンが LD1、 28番のピンが SW1, 27番のピンが SW2 に接続されていることになっています。
今回は、２つのスイッチの状態を入力として、それらの and を LED に表示するため、上のピン番号を指定しました。
PCとFPGAボードをケーブルで接続し、コンフィギュレーションができる状態にします。
ピン番号（回路の制約）を正しく設定して論理合成をおこなうことにより、FPGAを設定するためのビットファイル andtest.bit が作られます。次に、Hardware
Debugger を起動し、andtest.bit を読込み、Download ボタンを押すことで、ダウンロードをおこないます。
SPARTANのコンフィギュレーションは0.46秒で終了しました。今回用いた XL5A にはコンフィギュレーション用にパラレルケーブルがついてきます。上の時間はパラレルポートを利用した場合の時間です。XLA5 に載っているSPARTANはパラレルケーブルでも十分な速度でコンフィギュレーションできます。
コンフィギュレーションをおこなった XL5A です。右下に並んでいる８つのLEDの左端が LD1 です。下中央の８つならんでいるスイッチが左から SW1, SW2 となっています。これらの２つのスイッチを共にHIGHにした時だけLEDが光ります。上の図はLEDが光っている状態です。ANDゲートが実現されていることを確認できました。
実際には、プロジェクトの作成や、デバイスの選択、論理シミュレーションといった作業が必要になりますが、シンプルな作業の流れは上のとおりです。