

#### Ver. 2013-10-07

# 情報工学科 情報実験第四 組み込みシステム

# 情報工学科 吉瀬謙二 kise\_at\_cs.titech.ac.jp

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

AL



#### 実験の目的,注意,参考書

#### ・目的

ハードウェアおよびソフトウェアからのアプローチを通じて、
 組み込みシステムに関する知識と技術を習得する.

#### ・注意

- 計算機アーキテクチャ第ー (6学期,O, 2-0-0) オペレーティングシステム (6学期,O, 2-0-0) を履修しておくことが望ましい.

#### 参考書

- コンピュータの構成と設計 第3版, パターソン&ヘネシー (成田光彰 訳), 日経BP社, 2006
- オペレーティングシステム設計と実装 第3版, A.S.タネンバウム, A.S.ウッドハル, ピアソン・エデュケーション, 2007





東京工業大学 情報工学科 情報実験第四「組み込みシステム」

#### 実験スケジュール、実施場所

1.	実験の説明,セットアップ等	[A]
2.	組み込みシステムHWの制作と動作確認	<b>[</b> B]
3.	組み込みシステムHWの制作と動作確認	<b>[</b> B]
4.	ハードウェア記述言語によるFPGA開発	[A]
5.	FPGAへのプロセッサの実装	[A]
6.	アセンブラによる組み込みアプリケーション開発	[A]
7.	アセンブラによる組み込みアプリケーション開発	[A]
8.	C言語による組み込みアプリケーション開発	[A]
9.	C言語による組み込みアプリケーション開発	[A]
10.	組み込みシステム開発	[A]
11.	組み込みシステム開発	
12.	組み込みシステムコンテスト	[A]

【A】は、情報ネットワーク演習室 第1演習室(大岡山 南4号館 3階)で実施. 【B】は、VLSI設計室 http://www.vdc.ss.titech.ac.jp/ で実施.

9:40 に集合(実験時間 9:45~12:15)してください. 開始時に出席をとります.

#### 情報実験第四「組み込みシステム」補足

- ・ 実験設備の制約から、最大受け入れ数を20人とします.
- チーム制ではなく、1人で1台のハードウェアを実装して利用します。
- ・ 質問などは以下のアドレスにメールを送信してください.
  - emb\_at\_arch.cs.titech.ac.jp
- ・ 「組み込みシステム」のホームページに最新情報を掲載します.
  - www.arch.cs.titech.ac.jp/lecture/emb/index.html
- ・ 本スライドで (CPX)

は、チェックポイント、Check Point を意味します。ここにたどり着いたら、 TAに知らせてください。





# セットアップ(1) 教育用電子計算機システムのアカウント設定

AT'S

7

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

#### 教育用電子計算機システムのアカウント設定

- ・ TSUBAMEのアカウント,教育用電子計算機システムのアカウントは共通です.
- TSUBAMEのアカウントが有る場合には、それを使ってログイン、アカウント設定の作業は必要ありません。
- ・ TSUBAMEのアカウントが無い場合には、その取得が必要です.
- こちらを参照して、アカウントを設定してください。
  - http://edu.gsic.titech.ac.jp/?q=account
  - 0. 教育システムの端末に申請用アカウントでログインする.
  - 3. TSUBAMEアカウントを取得する.
  - 4. ログオフして教育システム端末に再度ログインする.



わからない時はTA/教員に質問



# セットアップ(2) 実験で利用するファイルのコピー

AL

### 実験で利用するファイルのコピー

- ・ TAからUSBメモリを借りる.
- USBメモリを端末に挿入し、「Emb ディレクトリ」のすべてのファイルを Zドライブにコピーする.
- ・ USBメモリを返却する.



- Emb
  - Doc
  - Exe
  - ISE
  - Circuit
  - SDK
  - Bitfile



- ・・・ 実験のためドキュメントを格納
- ・・・ 実行プログラムなど
  - ・・・ FPGA用のプロジェクトファイルなど
- ・・・回路図など
- ・・・ アセンブリ言語/C言語のアプリケーション開発用
  - ・・・ FPGA用の構成ファイルなど



このファイルは Z:¥Emb¥Doc¥Emb-Jikken.ppt



# セットアップ(3) 組み込みシステムHWキットの確認

AL

### 組み込みシステムHWキットの確認(1/2)

- ・ 以下のすべての部品が揃っていることを確認する.
- 部品は丁寧に扱うこと.
  - ピンセット
  - はんだ
  - はんだ吸取線
  - 竹串(3本)
  - プラスチック片
  - プリント基板



不足部品がある場合にはTA/教員に尋ねる.



#### 組み込みシステムキットの確認(2/2)

- ・ 以下のすべての部品が揃っていることを確認する.
  - FPGA
  - SRAM
  - PROM
  - レギュレータ2個(PQFJ, T42の刻印)
  - 液晶モジュール ZY-FGD1442701V1 コントローラIC:ST7735
  - スペーサとネジ 4組
  - チップ抵抗 102 10個, 472 10個, 511 5個
  - チップコンデンサ 105 3個, 103 2個 (チップコンデンサには刻印が無いので注意)
  - 発光ダイオード 5個(または6個)
  - 6ピンヘッダ,2ピンヘッダ
  - スイッチ 3個
  - 40MHz クロックオシレータ
  - SDカードスロット











# 回路図エディタの使い方

A

### 回路図エディタ BSch3V

- ・ 目的:回路図エディタの使い方を学ぶ.実装するシステムの回路図表現を把握する.
- ・ ソフトウェアの起動
  - Z:¥Emb¥Exe¥bs3vp¥bsch3v.exe
  - 概要や使い方は次を参照
    - Z:¥Emb¥Exe¥bs3vp¥README.htm
  - ファイル(MieruEMB System Board V1.1の回路図)を読み込む.
    - Z:¥Emb¥Circuit¥MieruEMBV11a.CE3





東京工業大学 情報工学科 情報実験第四「組み込みシステム」

## システムボードの回路図修正

- ・ 回路図を修正(ダイオードと抵抗を追加する)し, Emb/Circuit/MieruEMBV11b.CE として保存
- 右下に、名前、今日の日付を記入
- ・ 回路図を印刷 (CP1)
  - 本スライド最後の「Check Point確認シート」も印刷 🔁



#### システムボードの回路図



### 情報ネットワーク演習室における印刷

- ・ 印刷した資料はファイリングして実験時に持参すること.
- ・ プリンタの利用については次を参照
  - http://edu.gsic.titech.ac.jp/?q=printer
- ・ 年間のプリント可能枚数に制限がある(今年は200枚)ので注意.
- 実験2日目~3日目「組み込みシステムHWの実装」の全てのスライドと 「ハードウェアデバッグの方法(Z:¥Emb¥Doc¥ Emb-HWDebug.pdf)」の 全てのスライドを印刷して、VLSI設計室に持参すること。 見やすいように、1スライドを1ページとして印刷することを推奨。





# プリント基板エディタの使い方

A C

## プリント基板エディタ PCBE

- ・ 目的: プリント基板エディタの使い方を学ぶ. 利用するプリント基板の構成を把握する.
- ・ ソフトウェアの起動
  - Z:¥Emb¥Exe¥pcbe¥pcbe.exe
- ・ ファイル(MieruEMB System Board V1.1のデータ)を読み込む.
  - Z:¥Emb¥Circuit¥MieruEMBV11a.pcb





## プリント基板エディタ PCBE

- MieruEMB System Board V1.1
  - 半田面(表),部品面(裏)の2層で設計
- ・ MieruEMB System Board V1.1 のレイヤー設定
  - レイヤー1:半田面パターン
  - レイヤー 2:部品面パターン
  - レイヤー3:半田面シルク
  - レイヤー 4:部品面シルク
  - レイヤー5:半田面レジスト
  - レイヤー 6:部品面レジスト
  - レイヤー7:外形
  - レイヤー8:孔





・ レイヤー 2, 4, 6, 7 (部品面パターン, 部品面シルク, 部品面レジスト, 外形)





#### ・ レイヤー1,3,5,7(半田面パターン,半田面シルク,半田面レジスト,外形)





23

## プリント基板エディタ PCBE

- ・ LED周辺(D2, D3, D4, D5) に配線を追加.
  - Z:¥Emb¥Circuit¥MieruEMBV11b.pcbとして保存
  - ・ レイヤー 2, 4, 6, 7 を選択して印刷.



(CP2)







# 組み込みシステムHWの実装

A C

## 1. チップ抵抗, コンデンサ, ダイオードなどの取り出し方

- ・ ピンセットを使って、ビニールをゆっくり剥がす.
- ・ 小さい部品なので飛び散らないように注意すること.





### 1. チップ抵抗, コンデンサ, ダイオードの固定方法

- ・ プラスチック片に接着剤をのせる.
- ・ 竹串の先に少量の接着剤をつける.
- ・ 基板の部品固定部分に接着剤をぬる.
- ピンセットを使って部品を固定する。
   部品を固定場所に置いて、接着剤の付いていない別の竹串で抑えるとうまくいく。









## 1. チップ抵抗, コンデンサ, ダイオードの固定(30~50分)

- (a) チップ抵抗を固定
  - 472 (4.7KΩ) 8個
  - 102 (1KΩ) 9個
  - 511 (510Ω) 3個 📿
    - ・ R20 330 にも 511(510Ω)を使う.
- (c) チップコンデンサの固定
  - C1とC2は105(3個入りのパッケージ)2個
  - C3は103(2個入りのパッケージ) 1個
  - を使う. 要注意.
- (b) ダイオードの固定 5個 🦷
  - ダイオードには極性がある(正しい方向で固定).
  - 黒色のマークがある方をGND側にする.
- 全てのチップ抵抗,チップコンデンサ, ダイオードを固定(CP3)





写真ははんだ付け後のもの、ダイオードの向きに注意





写真ははんだ付け後のもの、ダイオードの向きに注意



### 2. チップ抵抗, コンデンサ, ダイオードのはんだ付け方法

- ・ 接着剤が乾くまで5分~10分ほど待つ.
- ・ こて台にスポンジを入れ少量の水を注入.
- ・ はんだ付けする部分にフラックスをぬる.
- ・ 以下の手順ではんだ付けを行う:
  - Step1. はんだ付けする部分をこてで加熱
  - Step2. 加熱部にはんだ線を付ける
  - Step3. 加熱部からはんだ線を離す
  - Step4. 加熱部からこてを離す
- はんだごての先は熱いのでやけど に注意すること。
- ・ 十分に換気すること.



はんだごて(青), こて台(黒+スポンジ), フラックス(右下)



奥のチップ抵抗(R18)のはんだ付けをしたところ. 手前(R17)は固定したところ.



## 2. チップ抵抗, コンデンサ, ダイオードのはんだ付け(20~40分)

・ 固定したチップ抵抗, コンデンサ, ダイオードのはんだ付け (CP4)



3.3Vの供給により、 POWER LED (D1)が点灯することを確認してもらう



#### 3. オシレータ, レギュレータ, ICの固定(30~50分)



(a) オシレータ



(b) レギュレータ 2個 (異なる部品なので固定場所に注意)



(c) PROM



(d) SRAM



(e) FPGA

写真ははんだ付け後のもの

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

### 3. オシレータ, レギュレータ, ICの固定(30~50分)

- ・ 悪い例
  - FPGAが右側に寄っている.
  - 2つのピンがショートするため,正しく動作しない.





### 3. オシレータ, レギュレータ, ICの固定(30~50分)

接着剤を用いて、オシレータ、レギュレータ、ICを固定

- (a) クロックオシレータ
  - ・ 方向に注意. 右写真, 丸印が左下になる.
- (b)レギュレータ
  - PJFQの刻印のあるものを上, T42と刻印のあるものを下に.
- (c) PROM
  - ・ 丸印が左上になるように.
  - ・ ピンを確実に接続するように位置調整.
- (d) SRAM
  - ・ 丸印が左上になるように.
  - · CY7C···の文字が右を向くように.
  - ・ ピンを確実に接続するように位置調整.
- (e) FPGA

g(CP5)

- ・ 丸印(大)が左下, 丸印(小)が右上
- ・ Xilinx SPARTANの文字が下を向くように.
- ・ ピンを確実に接続するように位置調整.



### 4. オシレータ, レギュレータ, ICのはんだ付け(30~50分)

- はんだ付けの前に、完全に固定するまで10分の休憩をとる!
  - 使わない時にははんだごての電源を切ること.
  - オシレータ, レギュレータ, ICのはんだ付け
    - 多量のフラックスを利用する.
    - 2本のピンが接続されるブリッジ がおきないように.
    - はんだが多すぎる場合には、
       はんだ吸取線を使う。
       または、TAに相談。

(CP6) 🚮 🗲



#### 5. 液晶モジュール等のはんだ付け(20~40分)

- 液晶モジュール等のはんだ付け(1/2)
  - (a) 液晶モジュール
    - ・ 基板のこの部分にフラックスをぬる.
    - ・ 基板のこの部分にはんだをもる.
    - ・ さらに, その上にフラックスをぬる.
    - 位置を慎重に固定して、
       液晶モジュールの上からはんだ付け、
    - 基板と液晶モジュールの裏側が はんだ付けされる.




### 5. 液晶モジュール等のはんだ付け(20~40分)

- 液晶モジュール等のはんだ付け(2/2)
  - (b) スイッチ
    - ・ 3個のスイッチをはんだ付け.
  - (c) SDカードスロット
    - 基板裏面に, SDカードスロットをはんだ付け.
  - (d) 6ピンヘッダ
    - ・ 基板裏面に, 6ピンヘッダをはんだ付け
  - (e) 2ピンヘッダ
    - ・ 基板裏面に、2ピンヘッダをはんだ付け
  - (d) スペーサ
    - ・ ネジで4個のスペーサを固定する.
- (CP7)







裏面にはんだ付け

基板裏面





裏面にはんだ付け

裏面にはんだ付け



### 動作確認

- ・ テスターを用いて電圧を確認
  - 2.5V
  - 1.2V
- FPGAの動作確認
- PROMの動作確認
- ・ スイッチの動作確認
- LEDの動作確認
- ・ 液晶モジュールの動作確認
- ・ SDカードの動作確認
- テスターの操作マニュアルは以下
  - http://akizukidenshi.com/download/P-10manual.pdf
- ハードウェアデバッグについては以下
  - Z:¥Emb¥Doc¥ Emb-HWDebug.pdf







# Digilent Adeptの使い方

A C

### **Digilent** Adept

- FPGAの構成データをFPGAやPROMに書き込むソフトウェア
- ・ ソフトウェアの起動
  - C:¥Program Files¥Digilent¥Adept¥Adept.exe

🛆 Digilent Adept						
JTAG-USB ORIGINAL	Connect: JTAG-USB Cable					
Config Settings						
No devices identified.						
Initialize C	hain					
End State     State						

### FPGAへの書き込み準備

- ・ JTAGケーブルを計算機のUSBポートに接続する.
- ・ JTAGケーブルと組み込みシステムHWを接続する.
  - 方向に注意, 6ピンを確実に接続
  - 間違えると、ケーブル破損することがある
- ・ 組み込みシステムHWの電源を入れる.
- Digilent Adept の Initialize Chain ボタンを押す.

🛆 Digilent Adept

Config Settings

PROM

XCF04S

FPGA

XC3S500E

Initializing Scan Chain... Found device ID: 41c22093 Found device ID: f5046093 Initialization Complete. Device 1: XCF045 Device 2: XC35500E

JTAG-USB ORIGINAL

・ Adept IC PROM, FPGA が表示される.

- 🗆 ×

-

Connect: JTAG-USB Cable

Product: 3tag-USB Cable

Initialize Chain





The state of the s
裏面から見たところ.
方向に注意!

- 🗆 🗡

-

•

Connect: JTAG-USB Cable

Product: Jtag-USB Cable

-

Initialize Chain

Browse...

Browse...

JTAG-USB ORIGINAL

No devices identified

----- Diglent Adept Rev 2.2.0 --oading board information... htializing Scan Chain...

Config Settings

### FPGA/PROMへの書き込み

- ・ FPGA右の Browseボタンをクリック.
  - Z:¥Emb¥Bitfile¥main01.bitを選択
  - "Startup clock for this file is ... "といったメッセージには Yes をクリック.
  - Programボタンをクリックすると、FPGAに回路情報が書き込まれる.
  - FPGAは揮発性なので、電源を切ると回路情報が消えてしまう.
  - 不揮発性のPROMに書き込むと、電源投入時に自動でその回路情報がFPGAにロードされる.

A Digilent Adept		_ 🗆 🗙
JTAG-USB ORIGINAL	Connect: JTAG-USB Cable Product: Jtag-USB Cable	•
Config Settings		
PROM XCF04S	Frowse Program	
Initialize	e Chain	
Initializing Scan Chain Found device ID: 11/22093 Found device ID: 150/6093 Initialization Complete. Device 1: XCF045 Device 2: XC35500E		•



mainO1.bit には D2, D4が点灯する回路情報が格納されている.





# Xilinx ISE WebPACKの設定

ALE

### Xilinx ISE WebPACK ライセンスファイルの設定

- ISE WebPACKを起動してライセンスファイルを設定する.
  - Help  $\rightarrow$  Manage License
  - Copy Licenseボタンをクリック
  - Z:¥Emb¥Doc¥Xilinx.lic を選択
    - ・ ライセンスファイルがZドライブにコピーされて,利用可能になる.

Xilinx License Cor	nfiguratio	on Manag	er				_10
Acquire a License	Manage	Xilinx Lice	enses				
Instructions: Xilinx directory: Use the ( <u>Copy License</u> The point to a float environment variab Examples: 1234@se	application Copy Licer ng server l les below. erver;C:¥lici	ns automat nse button license, or (Linux use enses¥Xilir	ically detect v to copy a lice to point to lice rs will need to 1x.lic (Windows	valid, node-lo nse file into ense files in o make these s) or 1234@s	cked license this director; locations ot settings ou erver:/usr/lo	es (*.lic) res y. her than .Xil tside of this scal/flex1m	iding in the local Xilinx inx, set one of the application.) Qinux)
XILINXD LICENSE	FILE						Set
LM_LICENSE_FILE							<u>S</u> et
Feature	S/W or IP Core	Version Limit	Expiration Date	License Type	Count	Licenses In Use	Information _
Web_Package	s/w	2012.09	Permanent	Nodelocked	Uncounted		emb@arch.cs.titech.ac
xps_usb_host	IP	2010.12	30-jan-2016	Nodelocked	Uncounted		License_Type:Hardwa
xps_usb2_device_v2	IP	1.0	30-jan-2016	Nodelocked	Uncounted		License_Type:Hardwa
xps_usb2_device_v1	IP	1.0	30-jan-2016	Nodelocked	Uncounted		License_Type:Hardwa
xps_usb2_device	IP	2010.12	30-jan-2016	Nodelocked	Uncounted		License_Type:Hardwa
xns uart16550 v1 ◀	ΤΡ	10	30-ian-2016	Nodelocked	Uncounted		License Type:Hardwa
-Local System Infor Hostname: Network Interface C: Drive Serial Nur FLEXID Dongle ID:	mation — Card (NIC) nber:	firear ) ID: 0050 34e2	rch 56c00008,0050 e9ce	)56c00001,00	137235fb6b		
<u>A</u> bout						Ē	<u>efresh</u>





# ISE WebPACKを用いたFPGA開発(1)

AT'S

## ISE Project Navigator の起動, プロジェクトの新規作成

・ New Project ボタンをクリック

ISE Project Navigator (M.81d)	<u>-                                    </u>
Lie Edit View Project Source Process Tools Window Layout Help	
Start ↔ □ ♂ ×	
Start Welcome to the ISE® Design Suite Project commands Project growser. New Project. Project Browser. New Project. Double click on a project in the list below to open Ippea FPGA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA FPC FPCA F	
Console	+ D # ×
	<u>~</u>
📋 Console 🥝 Errors 🔔 Warnings 😹 Find in Files Results	1

# プロジェクトを保存するディレクトリを指定

- ドライブはZドライブを用いるので、
   Location に、Z:¥Emb¥ise を指定、Name に、mainO1 を指定する.
- ・ Next ボタンをクリック

🚾 New Project Wizard	×
Create New Project	
apecity project location and type.	
Enter a name, locations, and comment for the project	_
Name: main01	
Location: N¥Emb¥ise¥main01	
Working Directory: N¥Emb¥ise¥main01	
Description:	
-Select the type of top-level source for the project	
More Info	el



### 利用するFPGA等の設定

- ・ 利用するFPGAの種類などを正確に指定する.
- ・ 上から, All, Spartan3E, XC3S500E, VQ100, -4, XST, ISim, Verilog, Store all values, VHDL-93
- ・ Nextボタンをクリック, 確認画面で Finishボタンをクリック

		Project Navigator will create a new project with the following specifications.
Property Name Product Category	All	Project: Project Name: main01
Family Device	Spartan3E XC3S500E	Froject Path: N:\Emb\ise\mainOl     Working Directory: N:\Emb\ise\mainOl     Description:     Top Lorph Source Tune: HDI
Package Speed	VQ100 -4	Device: Device Family: Spartan3E
Top-Level Source Type	HDL NOT 0 (UDL 0 (color)	Device: xc3s500e Package: vq100 Speed: -4
Simulator	ISim (VHDL/Verilog)	Synthesis Tool: XST (VHDL/Verilog) Simulator: ISim (VHDL/Verilog) Preferred Language: Verilog
Property Specification in Project File	Store all values	Property Specification in Project File: Store all values Manual Compile Order: false VHDL Source Analysis Standard: VHDL-93
Manual Compile Order VHDL Source Analysis Standard	VHDL-93	Message Filtering: disabled
Enable Message Filtering		

# Verilogソースコードの追加

- ・ Project -> New Source を選択
- New Source Wizard にて、 Verilog Module を選択し、 ファイル名 main.v を 入力し、 Nextボタンをクリック

ISE Projer - Navigator XI81d) - N¥Embětise¥main011xise	🚾 New Source Wizard	×
Image: SE Projet Navieator 1810 - N4VEmb/ise/Maint01 xise         Ele Edit wr Project Since Brocess Tools Window Lagatt Help         Image: Second Since And Since	New Source Wizard         Select Source Type Select source type, file name and its location.         IP (CORE Generator & Architecture Wizard)         Schematic         User Document         Verilog Module         Verilog Test Fixture         VHDL Nodule         VHDL Library         VHDL Package         VHDL Test Bench         Embedded Processor	
Console Consol	✓ Add to project       More Info       ✓ Next > Cancel	



# Verilogソースコードの追加

- Define Module では、何も入力せずに、Nextボタンをクリック
- ・ サマリが表示される. Finishボタンをクリック

🚾 New Source Wizard					×	🚾 New Source Wizard	×
<b>Define Module</b> Specify ports for module.						<b>Summary</b> Project Navigator will create a new skeleton source with the following specifications.	
Module name main						Add to Project Yes	
Port Name	Direction	Bus	MSB	LSB	<u> </u>	Source Type: Verlog Module Source Name: main.v	
	input 💌					Module name: main Port Definitions:	
	input 💌						
	input 💌						
	input 💌						
	input 💌						
	input 💌						
	input 💌				-		
More Info	< <u>B</u> ;	ack	<u>N</u> ext >	Canc	:el	More Info	



# Verilog HDLの編集

module main を編集する.

ise IS	iE Project Navigator (M.81d) – N:¥Em	mb¥ise¥main01¥main01.xise - [main.v]	×				
<u></u>	ile <u>E</u> dit <u>V</u> iew P <u>r</u> oject <u>S</u> ource <u>P</u> roces	ess Tools Window Layout Help	<u>×</u>				
	🏂 🗟 🕼 😓 🛛 🗶 🗠 🕞 🗙	10 ( 11 ) 🖉 🖉 🖉 🖉 🔁 🔁 🔁 🗖 🗁 🛛 🖓 🐙 🕽 🖉 🖉 🖓					
Desie	n ↔ ☐ ♂ × View ? ☆ Implementati ? ☆ Simulati Hierarchy	<pre>i timescale ins / lps i timescale ins / lps i // Company:     // Company:     // Engineer:     // Engineer:     // Engineme:     // Design Name:     // Design Name:     // Project Name:     // Project Name:     // Target Devices:     // Perision:     // Perision:     // Perision:     // Revision:     // Revision:     // Revision:     // Revision:     // If / Revi</pre>					
		4	Þ				
158	Start 🕫 Design 🚺 Files 🕢 🕨	📄 main.v 🗵 🗵 Design Summary 🗵					
Cons			×				
301 301 21 21 21 21 21 21 21 21 21 21 21 21 21	onsole TINFO:HDLCompiler:1677 - Analyzing Verilog file \"N:/Emb/ise/mainOl/main.v\" into library work TINFO:ProjectMgmt:656 - Parsing design hierarchy completed successfully. Started : "Launching ISE Text Editor to edit main.v". Launching Design Summary/Report Viewer						
	Console 😢 Errors 🔔 Warnings	🙀 Find in Files Results	///				

<u> </u>	
20	///////////////////////////////////////
21	module main(ULED
22	);
23	output [3:0] ULED;
24	assign ULED = 5;
25	
26	endmodule
27	



### UCF(User Constraints File)の追加

- ・ Project -> New Source を選択
- New Source Wizard にて、 Implementation Constraints File を選択し、 フ アイル名 main.ucf を入力し、 Nextボタンをクリック
- ・ サマリが表示される. Finishボタンをクリック

🚾 New Source Wizard 🔀	🚾 New Source Wizard 🗙	4
Select Source Type Select source type, file name and its location.	Summary Project Navigator will create a new skeleton source with the following specifications.	
BMM File   Implementation Constraints File   IP (CORE Generator & Architecture Wizard)   MEM File   Schematic   User Document   Verilog Module   Verilog Test Fixture   VHDL Module   VHDL Library   VHDL Package   VHDL Test Bench   Embedded Processor	Add to Project: Yes Source Directory: N¥Emb¥ise¥main01 Source Type: Implementation Constraints File Source Name: main.ucf Association: main	
More Info	More Info	

### UCFの追加と編集の準備

- Hierarchyのmain 左の+をクリック
- main.ucf が現れる.

ss IS

Desi∉

・ main.ucf の上でダブルクリック, main.ucf が編集可能となる.

F. Project Navigator (M.81d) - N:¥Emb¥ice¥main(1X=ain(1)		
- Edit View Duriest Server Duresen Teels Window Lever	🔤 ISE Project Navigator (M.81d) – N:¥Emb¥ise¥main01¥main01.xise – [main.ucf]	
e <u>Foir Alem Liblect Sonce Libcess Tools Mindom</u> raXor	El Lile Lalt View Project Source Process Tools Window Layout Help	
🔊 🔚 🕼 😓 🕺 🖞 🖻 🖻 🗙 🗠 ભା ભା 🛸 🎾 🍃	I D & B B I C I X D C X P P I N X X & X X R X A I Y I Z K I V X X Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y	
↔□₽× =		
Jour C 🛱 Inclementati C 🌆 Simulati	View • 100 Implementation in Simulati	
view. (• 1000 Implementatic 1000 Simulati	Hierarchy G maint	
Hierarchy		
🧃 main01		
🖻 🚟 xc3s500e-4vq100	a mainuer of a	
🕀 🔽 💼 main (main.v)		
. 14	× ×	
24		
126	C2 No Processes Hunning	
	Processes: manuat	
	Ser Ouistrains	
SE Project Navigator (M.810) - N:#EMD#ISe#I	St.	
<u>File E</u> dit <u>V</u> iew P <u>r</u> oject <u>S</u> ource <u>P</u> rocess <u>T</u> ools		
○ ○ × ○ ○ × ○ ○ × ○		
esign ↔ 🗆 🗗 🗙 🚃		
💥 View: 🖸 🐼 Implementati 🗆 🌆 Simulati		
	Start 🔍 Design 🕼 Files () 📄 main.v 🛛 🖄 Design Summary 🕅 📄 main.ucf	
Hierarchy		
🔁 🔤 main01	Prenaring to edit main ucf	
🚞 🖻 🛄 xc3s500e-4vq100		
🔚 🕒 🔽 👘 main (main v)	Started : "Launching ISE Text Editor to edit main.ucf".	
👘 👘 main.ucf 🔰 👘 👘		
mg	Errors 🕗 Errors 🔬 Warnings 🦓 Find in Files Results	
		<u>/</u>



# UCFを右図の様に編集して保存, 保存は「Ctrl + S」のショートカット,または, File -> Save を選択









- ・ main (main.v) をクリックすると, Processes に項目が表示される.
- Processes: main から, Generate Programming File をダブルクリック, 論理合成を始める.
- ・ しばらくすると, Generate Programming File の左に緑のチェックが表示されれば成功.



東京工業大学 情報工学科 情報実験第四「組み込みシステム」

### FPGA/PROMへの書き込み

- Digilent Adept を起動, FPGA右の Browseボタンをクリック.
  - Z:¥Emb¥ise¥main01¥main.bit を選択
  - Programボタンをクリックすると、FPGAに回路情報が書き込まれる.
  - FPGAは揮発性なので、電源を切ると回路情報が消えてしまう.
  - 不揮発性のPROMに書き込むと、電源投入時に自動でその回路情報が FPGAにロードされる.

🛕 Digilent Adept		_ 🗆 🗙			
	Connect: JTAG-USB Cable	•			
JIAG-03D CATCINAL	Product: Jtag-USB Cable				
Config Settings					
PROM XCF04S	Browse Program	-			
FPGA	Browse Program				
×C3S500E		-			
Initialize Chain					
Initializing Scan Chain Found device ID: 41c22093		-			
Found device ID: f5046093 Initialization Complete.		-			
Device 1: XCF045 Device 2: XC35500E					
		•			



mainO1.bit には D2, D4が点灯する回路情報が格納されている.

## Verilog HDLの修正

・ 24行目の ULED = 5; の値を変更して, どのような変化が起きるか試してみる.

```
20
   module main(ULED
21
       );
22
       output [3:0] ULED;
23
                                2進数で記述すると、
       assign ULED = 5;
24
                                assign ULED = 4'b101; となる.
25
   endmodule
2.6
27
```





# ISE WebPACKを用いたFPGA開発(2)

ATE

- シンプルな回路(AND回路とOR回路)の例
- ・ 先の例と同様に、
   Z:¥Emb¥ise¥mainO2 のプロジェクトを作成
- ・ main.vと main.ucf を示す様に入力し, 論理合成, FPGAに書き込む.
- スイッチを押して, LEDがどのように変化するか確認する.

```
module main(SW, ULED
   );
   input [2:0] SW;
   output [3:0] ULED;
   wire sw0 = ~SW[0];
   wire sw1 = ~SW[1];
   wire sw2 = ~SW[2];
   assign ULED[0] = sw0 & sw1;
   assign ULED[1] = sw0 | sw1 | sw2;
   assign ULED[2] = 0;
   assign ULED[3] = 1;
endmodule
```

1	NET	ULED < 0 >	LOC="P32";
2	NET	ULED < 1 >	LOC="P33";
3	NET	ULED < 2 >	LOC="P34";
4	NET	ULED < 3 >	LOC="P35";
5	NET	SW <o></o>	LOC="P68";
6	NET	SW<1>	LOC="P70";
7	NET	SW<2>	LOC="P71";
8			





- ・ Synthesis -XST から、View RTL Schematic をダブルクリック
- ・ ブロック図の main をダブルクリック
- ・ AND回路, OR回路(3入力)が生成されていることを確認できる.



東京工業大学 情報工学科 情報実験第四「組み込みシステム」



# ISE WebPACKを用いたFPGA開発(3)

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

ATE

### LEDを点滅させる回路(順序回路の例)

- ・ 新規に、Z:¥Emb¥ise¥mainO3 のプロジェクトを作成
- 入力の CLK は, 40MHz のクロック
- main.vとmain.ucfを示す様に入力し、論理合成、FPGAに書き込む。

```
module main(CLK, SW, ULED
    );
    input CLK;
    input [2:0] SW;
    output [3:0] ULED;
    reg [25:0] cnt;
    always 0(posedge CLK) begin
        cnt <= cnt + 1;
    end
    assign ULED[0] = cnt[22];
    assign ULED[1] = cnt[23];
    assign ULED[2] = cnt[24];
    assign ULED[3] = cnt[25];
endmodule
```

NET	ULED<0>	LOC="P32";
NET	ULED<1>	LOC="P33";
NET	ULED<2>	LOC="P34";
NET	ULED<3>	LOC="P35";
NET	SW <o></o>	LOC="P68";
NET	SW<1>	LOC="P70";
NET	SW<2>	LOC="P71";
NET	CLK	LOC="P36";



## 液晶モジュールのサンプルプロジェクト lcd01

- File  $\rightarrow$  Open Project
  - Z:¥Emb¥ISE¥lcd01¥fpga¥main.xise
- 論理合成して、FPGAに書き込み、







## 液晶モジュールのサンプルプロジェクト lcd01

minilcd con の利用方法

- VRAM ADDR に 14ビットのアドレスを指定
- VRAM DATA に 3ビットの色データを指定 ただし、4ビット幅で接続
- VRAM WEを1にすることで、そのアドレスに指 定色を書き込む。

色は Red, Green, Blue それぞれ1ビットの3ビットで表 現.8色を表示可能

- 例えば、3'b111 は白色、3'b100 は赤色、3'b000 は黒色
- Verilog HDLの擬似コード wire red, green, blue; wire [2:0] color: assign color = {reg, green, blue};

アドレスは14ビットで表現

- 128 x 128ピクセル
- 液晶の左上を(0,0),右下を(127,127)として, (x, y) のピクセルのアドレス ADDR は, 以下で 定義
- ADDR = y\*128 + x
- Verilog HDL の擬似コード wire [6:0] x, y;

```
wire [13:0] addr;
assign addr = {y, x};
```

MieruEMB(CLK, SW, ULED, LCD CSO, LCD CD, LCD WR, LCD RSTB, LCD D); input CLK; SW; input [2:0] output [3:0] ULED; output LCD CSO, LCD CD, LCD WR, LCD RSTB; output [7:0] LCD D; assign ULED = 0; clockgen は、40MHz のクロックから、 wire FCLK, RST\_X, LOCKED; 30MHz のクロック FCLK を生成. clockgen clkgen(CLK, FCLK, LOCKED); resetgen rstgen(FCLK, ((SW[0] | SW[1] | SW[2]) & LOCKED), RST X); reg [14:0] cnt; always @(posedge FCLK or negedge RST X) begin if (!RST X) cnt <= 0; else cnt <= cnt + 1;end reg [13:0] adr; always @(posedge cnt[14] or negedge RST X) begin cnt[14]をクロックとして **if** (!RST X) adr <= 0; 利用している点に注意. else adr <= adr + 1;end wire [2:0] color = adr[12:10]; miniled con ledcon(.CLK(FCLK), .RST X(RST X), .VRAM ADDR(adr), .VRAM DATA({1'b0, color}), .VRAM WE(1), .LCD CSO(LCD CSO), .LCD CD(LCD CD), .LCD RSTB(LCD RSTB), .LCD D(LCD D), .LCD WR(LCD WR)); endmodule

MieruFMB.v

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

## 液晶モジュールのサンプルプロジェクト lcdO1





## 液晶モジュールのサンプルプロジェクト lcd02

- File  $\rightarrow$  Open Project
  - Z:¥Emb¥ISE¥lcd02¥fpga¥main.xise
- 論理合成して、FPGAに書き込み、





### 液晶モジュールのサンプルプロジェクト lcdO2

```
C言語の擬似コード
                                 module MieruEMB(CLK, SW, ULED, LCD_CSO, LCD_CD, LCD_WR, LCD_RSTB, LCD_D);
                                     input
                                                   CLK:
                                     input [2:0]
                                                   SW:
int x = 0:
                                     output [3:0] ULED;
int y = 33;
                                     output
                                                   LCD CSO, LCD CD, LCD WR, LCD RSTB;
                                     output [7:0] LCD D;
int color = 7:
                                     assign ULED = 0;
                                                                            resetgen は, リセット信号 RST_X を生成.
while(1) \{
                                     wire FCLK, RST X, LOCKED;
                                                                             3個のスイッチが押されるとリセットとしている.
  X++;
                                     clockgen clkgen(CLK, FCLK, LOCKED);
  draw_dot(x, y, color);
                                     resetgen rstgen(FCLK, ((SW[0] | SW[1] | SW[2]) & LOCKED), RST X);
                                     /******
                                     reg [22:0] cnt;
                                     always @(posedge FCLK or negedge RST X) begin
                                         if (!RST X) cnt <= 0;
                                         else
                                                     cnt <= cnt + 1;
                                     end
                                     reg [6:0] x; // x location
                                     always @(posedge cnt[22] or negedge RST X) begin
                                                                                       cnt[22]をクロックとして
                                         if (!RST_X) begin
                                                                                       利用している点に注意。
                                             x <= 0;
                                         end else begin
                                             x <= x + 1;
                                         end
                                     end
                                     wire [2:0] color = 3'b111;
                                     wire [6:0] y = 33;
                                     miniled con ledcon(.CLK(FCLK), .RST X(RST X),
                                                        .VRAM ADDR((y, x)), .VRAM DATA((1'b0, color)), .VRAM WE(1),
                                                        .LCD CSO(LCD CSO), .LCD CD(LCD CD),
                                                        .LCD RSTB(LCD RSTB), .LCD D(LCD D), .LCD WR(LCD WR));
                                 endmodule
                                                                                            MieruFMB.v
```

69

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

## ナイトライダー回路

- File  $\rightarrow$  Open Project
  - Z:¥Emb¥ISE¥lcd03¥fpga¥main.xise
- ・ Icd03 は、先のIcd02と同じ内容. これをベースに編集する.
- MieruEMB.v を編集して、画面上に、ドットが左右に反射しながら移動する回路 を作成する.
- ・ ナイトライダー回路の動作確認 (CP8)







# FPGAへのプロセッサの実装

### MieruEMB System V1.1

- FPGA XC3S500E-4VQG100C
  - プロセッサコア
    - ・ MIPS32準拠(浮動小数点演算なし, キャッシュなし)
    - ・ マルチサイクル, MieruPC-2010のプロセッサコアをベース
    - ・ 35MHz クロック
  - SRAMコントローラ
  - I/Oコントローラ
  - Mini-LCDコントローラ
- Mini-LCD ZY-FGD1442701V1
  - 128 x 128 pixel, 8色カラー, Video RAM (8KB)
- SRAM CY7C1049DV33-10Z5XI
  - 512KB (152 × 8)
- MieruEMB System Board V1.1
- 3個のスイッチの長押しでリセット
- LED

- D4は一定間隔で点滅, D3はスイッチのどれかが押された時に点灯, D2はSDの読み込みが完了するまで点灯
### MieruEMB System V1.1

- Copyright (c) 2008-2011 Arch Lab. Tokyo Institute of Technology, MieruPC Inc. All rights reserved.
- The configuration(.bit) file and the source codes of MieruPC/MieruEMB are
  provided to the users for academic, educational or training use. You may modify
  and/or redistribute the files within a class, a laboratory, or a training section.
  Redistribution beyond such an area and commercial use of the files are strongly
  prohibited.
- コンフィギュレーションのbitファイルやMieruPC/MieruEMBのソースコードは、製品を購入したユーザに対して、教育や研修目的での利用のために提供するものです。クラスや研究室、研修部門の範囲に限り、これらのファイルを改変し、再配布できます。これらの範囲を超えたファイル群の再配布や商用利用は禁止されています。



### MieruEMB System V1.1

- File  $\rightarrow$  Open Project
  - Z:¥Emb¥ISE¥emb01¥fpga¥fpga.xise
- ・ 論理合成して、PROMに書き込み、
- ・ TAから SDカード と SDカードアダプタ を受け取る.
  - MieruEMBシステムにSDカードを挿入して起動 (CP9)





SDカードとアダプタ





(test64)





## 実験用サーバ計算機 (MIPSクロス開発環境)の使い方

A

### 実験用サーバ計算機(MIPSクロス開発環境)

- ・ サーバ計算機 serv.arch.cs.titech.ac.jp
  - アカウント名, パスワードをTAから受け取ってください.
- MIPSクロス開発環境
  - 構築方法はこちら http://www.arch.cs.titech.ac.jp/mcore/buildroot.html
  - /home/share/cad/mipsel-emb/usr/bin/
    - mipsel-linux-gcc
    - mipsel-linux-as
    - mipsel-linux-ld
    - ・ mipsel-linux-objdump など
- ・ サーバにログイン putty を起動
  - Z:¥Emb¥Exe¥putty¥putty.exe
- ・ ファイル転送には WinSCP を使う
  - Z:¥Emb¥Exe¥winscp¥WinSCP.exe



### SDカードの使い方と初期化方法

- ・ MieruEMBシステム (MieruPC-2010)
  - SRAMを512KBのメインメモリとして利用.
  - 8MBのSDカードを利用.
  - 電源投入時およびリセット時に、SDカードから512KBのデータをメインメモリにコピーして、実行を 開始する.
  - SDカードのブロックサイズを512Bとして、81~1104番目のブロックをメインメモリにコピー.
  - SDカードからはSPI(Serial Peripheral Interface)モードにて読み出し.
- Windows 7 / XP
  - SDカードをフォーマットして、ファイルをコピーすると、 経験上、最初のファイルのデータは81番目のブロックから格納されることが知られている。
  - ただし、まれに、そうでない場合がある.この場合には、次の方法で、SDカードを初期化する(すべてのブロックに適切なデータを書き込む)必要がある.
- ・ WindowsにおけるSDカードの初期化(全ブロックへの書き込み)
  - SDカードが Dドライブ とすると、コマンドプロンプトで以下のコマンドを使う. ドライブ名を間違えると システムが破壊されるので、細心の注意を.
  - cd Z:¥Emb¥Exe¥dd (http://www.chrysocome.net/dd からダウンロードしたもの)
  - \$ dd if=master.dat of=¥¥.¥d:
  - a- その後, Windows で通常通りフォーマットする.



# アセンブラによる 組み込みアプリケーション開発

A COL

## MIPS I (MIPS R3000) Instruction Set Architecture (ISA)

### Instruction Categories

- Computational
- Load / Store
- Jump and Branch
- Floating Point
  - coprocessor
- Memory Management
- Special

#### 3 Instruction Formats: all 32 bits wide





### MIPS Arithmetic Instructions

 MIPS assembly language arithmetic statement add \$t0, \$s1, \$s2

sub \$t0, \$s1, \$s2

- Each arithmetic instruction performs only one operation
- Each arithmetic instruction fits in 32 bits and specifies exactly three operands destination ← source1 op source2
- Operand order is fixed (destination first)
- Those operands are contained in the register file (\$t0,\$s1,\$s2) – indicated by \$

## MIPS Memory Access Instructions

- MIPS has two basic data transfer instructions for accessing memory
  - lw \$t0, 4(\$s3) # load word from memory
  - sw \$t0, 8(\$s3) # store word to memory
- The data is loaded into (lw) or stored from (sw) a register in the register file
- The memory address a 32 bit address is formed by adding the contents of the base address register to the offset value
  - A 16-bit field is limited to memory locations within a region of ±2<sup>13</sup> or 8,192 words (±2<sup>15</sup> or 32,768 bytes) of the address in the base register

## MIPS Control Flow Instructions

MIPS conditional branch instructions:

bne \$s0, \$s1, Lbl #go to Lbl if \$s0≠\$s1 beq \$s0, \$s1, Lbl #go to Lbl if \$s0=\$s1

Ex: if (i==j) h = i + j;

bne \$s0, \$s1, Lb11

add \$s3, \$s0, \$s1

Lbl1: .

Instruction Format (I format):

op rs rt 16 bit offset

How is the branch destination address specified?

### メモリマップドI/O

- MieruEmb System では, メモリマップドI/O(Memory Mapped I/O)を採用
  - メモリのリード, ライトのための命令(load, store)を入出力機器にも利用
  - 0x00000 ~ 0x7ffff の512KB は SRAMの物理メモリに割り当て
  - 0x80000 ~ 0x7fffff は未定義
  - 0x800000 以降は、メモリマップドI/Oに割り当て
    - ・ 0x80010C:1KHz タイマ
    - ・ 0x8001f0: GPIO[0] 汎用入出力
    - ・ 0x8001f1: GPIO[1] 汎用入出力
    - ・ 0x8001fc : SW[0] スイッチ
    - ・ 0x8001fd : SW[1] スイッチ
    - ・ 0x8001fe : SW[2] スイッチ
    - ・ 0x8001ff: GPIN 汎用入力
    - ・ 0x900000 ~ 0x903fff: LCD用ビデオメモリ 16KB (1byte/1pixel)
      - 液晶に描くためには、この領域にストアすればよい.
      - 液晶の左上を (0,0), 右下を (127,127) として, (x, y) のピクセルのアドレス ADDR は, 次式で定義
      - $ADDR = 0 \times 900000 + y \times 128 + x$
      - バイト単位で書き込み,ただし色は3ビットで指定するため下位3ビットのみが有効となる.

٠

### MIPS命令セットアーキテクチャ

- ・ MIPS Reference Card を印刷
  - Z:¥Emb¥Doc¥mipsref.pdf
- ・ アセンブリ言語による開発の準備
  - Z:¥Emb¥SDK/asm の内容を サーバ計算機の /home/username/Emb/SDK/asm にコピー
- ・ Putty にてサーバ計算機にログイン
  - cd ~/Emb/SDK/asm/001\_dot/
  - emacs, vi などでファイルを編集, コンパイル (Windows 上で編集して, サーバ計算機にコピーしてもOK)



### 001\_dot: ドットを描くプログラム

- サーバ計算機にて
  - cd ~/Emb/asm/001\_dot/
  - make コマンドにて, init.bin が生成される.
- ・ WinSCP で init.bin をSDカードにコピー
- MieruEMBにて起動
- ・ サーバ計算機にて
  - make dump で, オブジェクトダンプ
  - make clean で生成したファイルを削除
  - make image はMIPSの実行ファイルを MieruEMBのSDに書き込むメモリ イメージを生成する.
  - make read は ELF の情報を読む.

#### memgen は独自開発のプログラム, コードは以下 Z:¥Emb¥SDK¥etc¥memgen¥

Makefile



#### 

```
= init
TARGET
OBJS = startup.o main.o
CMDPREF = /home/share/cad/mipsel/usr/bin/
       = $(CMDPREF)mipsel-linux-gcc
MIPSCC.
MIPSAS = $(CMDPREF)mipsel-linux-as
MIPSLD = $(CMDPREF)mipsel-linux-ld
OBJDUMP = $(CMDPREF)mipsel-linux-objdump
MEMGEN = memgen
AFLAGS =
LELAGS = -static
.SUFFIXES:
.SUFFIXES: .o .S
*****
allt
       $(MAKE) $(TARGET)
       $(MAKE) image
$(TARGET): $(OBJS)
       $(MIPSLD) $(LFLAGS) -T stdld.script $(OBJS) -o $(TARGET)
.S.o:
       $(MIPSAS) $(AFLAGG) $(@D)/$(<F) -o $(@D)/$(@F)
image:
       $(MEMGEN) -b $(TARGET) 512 > $(TARGET).bin
dump:
       $(OBJDUMP) -S $(TARGET)
read:
       readelf -a $(TARGET)
clean:
       rm -f *.o *~ log.txt $(TARGET) $(TARGET).bin
```

	🕒 kterm
001_dof: トットを描くノロクラム	######################################
~/Emb/SDK/asm/001_dot/main.S	.text .globl _start .ent _start _start: .set noreorder .set noat
************************************	nop move \$1, \$0 move \$2, \$0 move \$3, \$0 move \$3, \$0 move \$4, \$0 move \$5, \$0 move \$5, \$0 move \$6, \$0 move \$7, \$0 move \$10, \$0 move \$11, \$0 move \$11, \$0 move \$11, \$0 move \$12, \$0 move \$13, \$0 move \$15, \$0 move \$15, \$0 move \$15, \$0 move \$16, \$0 move \$18, \$0 move \$19, \$0 move \$22, \$0 move \$22, \$0 move \$22, \$0 move \$23, \$0
main.S ドット	move \$25, \$0 move \$26, \$0 move \$27, \$0 move \$28, \$0 move \$28, \$0 move \$29, \$0 move \$30, \$0 move \$31, \$0 li \$sp, 0x7ff00 j main # jump to the main nop
	.end _start <b>start.S</b>

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

### 001\_dot: ドットを描くプログラム

Disassembly of section .startup:

			000000	00 < start>:		
			<del>- 0;</del>	<u> </u>	nop	
			4:	00000821	move	at.zero
kterm			8:	00001021	move	v0, zero
			c:	00001821	move	v1, zero
FNTRV( start)			10:	00002021	move	a0, zero
Entri (_scar c/			14:	00002821	move	a1, zero
SECTIONS			18:	00003021	move	a2, zero
1			1c:	00003821	move	a3, zero
			20:	00004021	move	t0, zero
.startup 0x0000	: { startup.o(.text) }		24:	00004821	move	t1, zero
. = 0x0200;			28:	00005021	move	t2, zero
			2c:	00005821	move	t3, zero
.init	: { KEEP (*(,init)) } = 0		30:	00006021	move	t4. zero
.plt	: { *(.plt) }		34:	00006821	move	t5. zero
.text	: { *(.text .stub .text.* .gnu.l	inkonce.t.*)	38:	00007021	move	t6. zero
	KEEP (*(.text)) } = 0		3c:	00007821	move	t7. zero
.fini	: { KEEP (*(.fini)) } = 0		40:	00008021	move	s0. zero
.rodata	: { *(.rodata .rodata.* .gnu.lin/	konce.r.*) }	44:	00008821	move	s1. zero
.tdata	: { *(.tdata .tdata.* .gnu	.linkonce.td.*) }	48:	00009021	move	s2. zero
tbss	: { *(.tbss .tbss.* .gnu.linkon	ce.tb.*) *(.tcommon) }	40:	00009821	move	s3. zero
ictors	: { start ctors = .;		50:	0000a021	move	s4. zero
101010	KEEP (*(SORT(.ctors.*)))		54:	0000a821	move	s5. zero
	$\begin{array}{c} KEEP (*(ctors)) \end{array}$		58:	00006021	move	s6. zero
	$end ctors = \cdot $		50:	00006821	move	s7. zero
dtops	+ ∫ stant dtons = .		60:	0000c021	move	t8. zero
.utors	• [ Start_utors, VEED (*/2007/ dtopo *)))		64:	0000-821	move	t9. zero
	NEEP (*(SURT(,uturs,*))) MEED (*( dtama))		68:	000000021	move	k0. zero
			6c:	000004821	move	k1. zero
-1	ena_ators = .; }	+ <b>\</b>	70:	0000e021	move	on, zero
₊data	: { *(.data .data.* .gnu.linkonc	e.a.*)	74:	0000e821	move	sp. zero
	SORI (CONSTRUCTORS) }		78:	000000021	move	58,2010 58,2000
.got.plt	: { *(.got.plt) }		761	0000+821	move	ra zero
. = .;			80:	3c1d0007	lui	sn 0x7
_gp = ALIGN(16)	+ 0x7ff0;		84 *	37bdff00	ori	sn sn AvffAA
.got	: { *(.got) }		88:	1000005d	h	200 (main)
.bss	: { *(.dynbss)		8ct	00000000	non	200 (MG10)
	*(.bss .bss.* .gnu.linkonce.b	.*)	00+	~~~~~~	nop	
	*(COMMON) }		Disass	emblu of secti	on text:	
}		stald.script	DIGGSS	Shorg of Sectr	.011 +00/10+	
í.		•	0000020	00 <main>t</main>		
			2001	30030090	lui	v1 0×90
•	リンカスクリプトとディスアー	センブル出力	204:	24020007	11	v0.7
			208:	ac6210c0	SM	v0.4288(v1)
			20c:	1000ffff	b	20c (main+0xc)
		make dump	210:	00000000	non	200 (0010 000)
T		コマンドによりディスアセンブル	-10+			
5丁丵大学 桔盅丁学科	信報宇騎笋四[組み込みシステム]					

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

88

### 002\_bar: カラーバーを描くプログラム

### ~/Emb/SDK/asm/002\_bar/main.S 遅延分岐の影響を排除するため、分岐とジャンプの後には nop を挿入すること.

	####;	#####	###7	#####	#####	*###	###	###	###	*####	########;
	# Sar	nple Pi	rogr	ram f	or Mie	eruE	MΒ	Sy	jst	em vi	1.0
	####;	#####	###7	#####	#####	*###	###	###	###	*####	########;
		.text		~							
		.alig	n	2							
		dorg.	T	main							
		₊ent		мати							
	main	:									
	INCITL'I	.set		nore	order						
		li	\$3,	0x90	0000		#	\$3	=	vram	address
		li	\$5,	163	84		#				
		li	\$6,	0			#				
	L1:	1	<b>4</b> 17	**	40						
		SPI	ቆí, ወፖ	, უხ, ი/თი	, <sup>10</sup>		₩ ₩				
		sw addi	ଦ୍ର ବ୍ୟ	, O(93	'ı -		# #				
		addi	-ΨΟ, \$6	, \$£6	1		т #				
		hne	\$6.	\$5.	ī1		#				
	ſ	nop	4-				#				
	Ľ										
	\$L1:										
		j	\$L1	1			#				
		nop					#				
		₊end		main							
Ĵ	50									mai	<b>n</b> C
										mai	I.J



東京工業大学 情報工学科 情報実験第四「組み込みシステム」

### ナイトライダー(アセンブリ言語版)

- Z:¥Emb¥SDK¥asm¥003\_night¥main.S
  - 002\_bar と同じ内容. これをベースに編集する.
- アセンブリ言語にて、画面上に、ドットが左右に反射しながら移動する回路を作成する。
  - 美しくみえる様に修正する.
- ・ アセンブリコードのデバッグ方法については、以下の資料を参照.
  - Z:¥Emb¥Doc¥ Emb-ASMDebug.ppt
- ナイトライダーの動作確認 (CP10)





# C言語による 組み込みアプリケーション開発

A P

### 101\_dot: ドットを描くプログラム(C言語版)

### Z:¥Emb¥SDK¥app¥101\_dot¥main.c

💽 kterm	
/***** Sample Program for MieruEMB System v1.0 /************************************	)
volatile char *e_vram = (char*)0x900000; volatile int *e_time = (int *)0x80010c;	
<pre>volatile char *e_gp1 = (char*)0x8001f0; volatile char *e_gp2 = (char*)0x8001f1; volatile char *e_sw1 = (char*)0x8001fc;</pre>	メモリマップドI/Oの ための変数の定義
volatile char *e_sw2 = (char*)0x8001fd; volatile char *e_sw3 = (char*)0x8001fe; volatile char *e_gin = (char*)0x8001ff;	
/*************************************	*********************************/
e_vram[x+y*128] = 7; x,y で指定したドットを白色にす	-る.
while(1);	
} /************************************	***************************************

main.c

### 102\_bar: カラーバーを描くプログラム(C言語版)

#### Z:¥Emb¥SDK¥app¥102\_bar¥main.c

```
/***** Sample Program for MieruEMB System v1.0
volatile char *e vram = (char*)0x900000;
volatile int *e time = (int *)0x80010c;
volatile char *e gp1 = (char*)0x8001f0;
volatile char *e_gp2 = (char*)0x8001f1;
volatile char *e_sw1 = (char*)0x8001fc;
volatile char *e_sw2 = (char*)0x8001fd;
volatile char *e_sw3 = (char*)0x8001fe;
volatile char *e gin = (char*)0x8001ff;
int main(void) {
   int x, y;
  for(x=0; x<127; x++)
     for(y=0; y<127; y++)
        ē vram[x+u*128] = (u>>3) & 7;
  while(1);
```

main.c



## 103\_aba: 文字を表示するプログラム(C言語版)

/*************************************	Z:¥Emb¥SDK¥app¥103_aba¥main.c
$ \{0,0,0,0,1,0,0,0\}, \\ \{0,0,0,0,1,0,0,0,0\}, \\ \{0,0,0,0,1,0,1,0,0\}, \\ \{0,0,0,1,0,1,0,0\}, \\ \{0,0,0,1,0,1,0,0\}, \\ \{0,0,0,1,0,1,0,0\}, \\ \{0,0,1,0,0,0,1,0\}, \\ \{0,0,1,0,0,0,1,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0\}, \\ \{0,0,1,1,1,1,0,0\}, \\ \{0,0,1,0,0,0,1,0\}, \\ \{0,0,0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0,0,0,0,0,0\}, \\ \{0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,$	<pre>/************************************</pre>
$ \{0, 0, 1, 0, 0, 0, 1, 0\}, \\ \{0, 0, 1, 1, 1, 1, 0, 0\}, \\ \{0, 0, 1, 0, 0, 0, 1, 0\}, \\ \{0, 0, 1, 0, 0, 0, 1, 0\}, \\ \{0, 0, 1, 0, 0, 0, 1, 0\}, \\ \{0, 0, 1, 0, 0, 0, 1, 0\}, \\ \{0, 0, 1, 1, 1, 1, 0, 0\}, \\ \{0, 0, 0, 0, 0, 0, 0, 0, 0\}, \\ \{0, 0, 0, 0, 0, 0, 0, 0, 0\}\} $	<pre>/************************************</pre>

main.c



Z:¥Emb¥SDK¥app¥104\_pic¥

• SW1 左移動, SW2 上移動, SW3 右移動, SW1 & SW3 下移動



### ナイトライダー(C言語版)

- Emb¥SDK¥app¥200\_night¥
  - 104\_pic と同じプログラム, これをベースに修正.
- C言語にて、画面上に、ドットが左右に反射しながら移動する回路を作成する.
  - 美しくみえる様に修正する.
- ナイトライダーを、(1) Verilog HDLによるハードウェア実装、(2)アセンブリ言語によるソフトウェア実装、(3) C言語によるソフトウェア実装という3種類で記述した。

それぞれの利点, 欠点を考えてみる.

- app 以下にたくさんのサンプルプログラムがあるのでこれらを動かしてみる.
  - 106\_fig, 107\_gpio, 125\_space など



- ・ 実装する組み込みシステムの仕様書(A4で1枚程度)を作成する.
- ・ 仕様書を印刷

(CP12)

- 目的(用途)
- ・実装ヵ所の例
  - ハードウェア
    - ・ センサーの追加, コントローラの追加, I/Oの追加
    - ・ ロボットなどへの組み込み(ルンバの高性能化)
  - FPGA
    - ・ プロセッサの高速化・高性能化, I/Oの高性能化・高速化
    - ・ 命令キャッシュの実装
  - ソフトウェア
    - アセンブリ言語, C言語
    - ・ ファイルシステム
    - ・ オペレーティングシステム
  - ハードウェア・ソフトウェアの協調
    - ・ 専用命令の追加による高速化

### センサの追加:光センサの接続例

・ 光センサ(フォトトランジスタ) NJL7502L

- 明るい時, フォトトランジスタに電流が流れる.
- 暗くなるとGPIOの入力がLOWになる.













## 組み込みシステム開発

東京工業大学 情報工学科 情報実験第四「組み込みシステム」

A P



### 組み込みシステムコンテスト

- 1人5分の持ち時間
  - PowerPointのスライドを用いた3分間のプレゼンテーション
  - 組み込みシステム(実機)を用いた2分間のプレゼンテーション
- 参加学生 20名の投票(1人, 2件に投票)により, 優秀なシステムを決定
  - 最優秀賞
  - 優秀賞
- ・ 評価基準
  - アイデア(新規性),実用性(有用性),完成度
  - これらを伝えるプレゼンテーション能力も重要
- ・ 教員の評価により,幾つかの賞を授与

コンテストに利用したソフトウェアやデータは、原則、フリーウェアとして公開してください.



### 組み込みシステムコンテストの準備(コンテスト前日17:00までに!)

- ・ スライドの作成
  - 3分間のプレゼンテーション用のスライドを作成して、サーバ計算機に次のディレクトリを作成して、ファイル名 slide.ppt として保存する.
     Emb/Contest/
- ・ 実装する組み込みシステムの仕様書(A4で1枚程度)
  - 先に作成した仕様書を、ファイル名 siyou.ppt として(拡張子は利用するアプ リケーションによって異なる)、次のディレクトリに保存する.
     Emb/Contest/
- 作成したプログラム, 説明など
  - その他,作成したプログラムやハードウェア記述などを次のディレクトリに保存する.また,その使い方を README.txt に記述する.
     Emb/Contest/

コンテストに利用したソフトウェアやデータは、原則、フリーウェアとして公開してください.



### 参考資料,参考URL

- ・ 東工大 情報工学科 情報実験第四 組み込みシステムのホームページ
  - www.arch.cs.titech.ac.jp/lecture/emb/
- ・ プリント基板製造 P板.com
  - http://www.p-ban.com/
- · 秋月電子通商
  - http://akizukidenshi.com/
- ・ 千石電商
  - http://www.sengoku.co.jp/
- ・ 東京エレクトロンデバイス株式会社
  - http://www.teldevice.co.jp/
- ・ ザイリンクス株式会社
  - http://japan.xilinx.com/
- Digilent Inc.
  - http://www.digilentinc.com/
- Digi-Key Corporation
  - http://jp.digikey.com/



### 参考資料,参考URL

- Xilinx FPGA XC3S500E-4VQG100C
  - ザイリンクス DS312 Spartan-3E FPGA ファミリ データシート
- SRAM CY7C1049DV33-10ZSXI
  - CY7C1049DV33データシート
- Mini-LCD ZY-FGD1442701V1
  - http://www.aitendo.co.jp/product/1621
  - コントローラIC ST7735
- ・ フォトトランジスタ NJL7502L
  - http://akizukidenshi.com/catalog/g/gI-02325/
- ・ クロックオシレータ 40MHz
  - http://akizukidenshi.com/catalog/g/gP-03617/
- SDカード 8MB
  - http://akizukidenshi.com/catalog/g/gS-02549/
- スペーサ, ネジ
  - http://akizukidenshi.com/catalog/g/gP-01861/
- ・ タクトスイッチ
  - http://akizukidenshi.com/catalog/g/gP-01282/

### 参考資料,参考URL

- 電池ボックス
  - http://akizukidenshi.com/catalog/g/gP-00310/
- ・ チップLED 赤
  - http://www.sengoku.co.jp/mod/sgk\_cart/search.php?multi=TLRE1002A&cond8
- ・ チップ抵抗
  - http://www.sengoku.co.jp/mod/sgk\_cart/search.php?multi=ERJ6GEYJ
- ・ コンフィギュレーションケーブル
  - http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,395,523&Prod=JTAG-USB
- MIPS32のクロス開発環境の構築
  - http://www.arch.cs.titech.ac.jp/mcore/buildroot.html
- dd for windows
  - http://www.chrysocome.net/dd



Check	Point	確認シート
-------	-------	-------

		日付	時刻	TAサイン
CP1	回路図の修正と印刷			
CP2	プリント基板の修正			
CP3	チップ抵抗などの固定			
CP4	チップ抵抗などのはんだ付け			
CP5	FPGAなどの固定			
CP6	FPGAなどのはんだ付け			
CP7	液晶などのはんだ付け			
CP8	FPGA版ナイトライダー回路			
CP9	MieruEMBの動作確認			
CP10	アセンブリ言語版ナイトライダー			
CP11	C言語版ナイトライダー			
CP12	組み込みシステム仕様策定			
	記入例	2013-11-15	10:45	Kise

学籍番号

名前

東京工業大学 情報工学科 情報実験第四「組み込みシステム」