Ver. 2023-04-13a

Course number: CSC.T341

コンピュータ論理設計 演習(2) Computer Logic Design Exercise(2)

情報工学系 荒堀喜貴 Yoshitaka ARAHORI, Department of Computer Science arahori_at_c.titech.ac.jp

Computer Logic Design support page https://www.arch.cs.titech.ac.jp/lecture/CLD/

CSC.T341 Computer Logic Design, Department of Computer Science, TOKYO TECH

2023年度版



- 演習は 8:50~10:30 です. 8:45までに学術国際情報センター3階 情報工学系 計算機室 に集まってください.
- ACRiルームのサイトで、演習の日の 6:00~9:00 と 9:00~12:00 の時間帯を 予約をしてください。
- vs から始まるサーバを選択して予約すること。予約する2つの時間帯で同じサー バを予約すること。
 - 各マシンの負荷を下げるために、仮想マシンの名前の最後の2文字が12~15は使わない. 具体的には vs001~vs011, vs101~vs111, vs201~vs211, vs301~vs311, vs401~vs411, vs501~vs511, vs601~vs610 から選ぶこと.
 - https://gw.acri.c.titech.ac.jp/wp/







各マシンの負荷を下げるために、仮想マシンの名前の最後の2文字が12~15は使わない. 具体的には vs001~vs011, vs101~vs111, vs201~vs211, vs301~vs311, vs401~vs411, vs501~vs511, vs601~vs610 から選ぶこと.



コンピュータ論理設計 演習(Exercise)の注意点

- 演習はACRiルームを利用します。
- 3~4人のグループを作成します.そのグループ内で情報を共有しながら演習を 進めてください.
- 問題はグループ内で相談して解決する、あるいは、担当のTA(Teaching Assistant)や教員に質問してください.
- 演習には出席点があります.休まずにきちんと出席しましょう.
- 演習スライドにチェックポイントの図がある場所は、作業を確認してもらう場所です。すべてのチェックポイントをクリアしましょう.

Check Point 1

 演習時間でなくてもACRiルームを利用できます.現在は、1日に4枠(3時間 x 4 枠 = 12時間)を利用できます。独自のハードウェア設計などに挑戦しましょう.



Exercise(2)

- Project_2 と Project_2b
 - 加算器をFPGAに実装して、それらの遅延を計測する。
 これによって、ディジタル回路がFPGAでどのくらいの動作周波数で動くか把握する。
 - code073.v, code074.v, code078.v, code080.v, main11.xdc は /home/tu_kise/cld/2023/ にあるので、 適切なフォルダにコピーし て使うこと.





新しい Vivado プロジェクトの作成とファイルの登録

- 前回の演習を参考に、Vivado で新しいプロジェクト project_2 を作成する.
- Ubuntu で起動したターミナルで, 次のコマンドを実行してファイルをコピーする.
 - /home/tu_kise は automount のディレクトリなので、アクセスしないとファイルが見えない、tabキーによる補完がうまく動作しないことがあるので注意する。
 - 最後の ls コマンドで, code073.v, code074.v, code078.v, main11.xdc が表示される ことを確認.

```
$ ls /home/tu_kise
$ cd ~/cld/project_2
$ cp /home/tu_kise/cld/2023/code073.v .
$ cp /home/tu_kise/cld/2023/code074.v .
$ cp /home/tu_kise/cld/2023/code078.v .
$ cp /home/tu_kise/cld/2023/main11.xdc .
$ ls
```

- Vivado で, project_2の制約ファイルとして main11.xdc を登録する.
 - main11.xdc ファイルの内容を変更する必要はない.
- Vivado で, project_2のVerilog HDLファイルとして code078.v を登録する.

FPGA constraint file, XDC (Xilinx Design Constraints)

- main11.xdc の内容を Ubuntu のターミナルあるいは Vivado で確認すること.
- 拡張子が xdc のファイルは、制約 (constraint) を与えるために利用する.
- 制約ファイル main11.xdc の1行目では, w_clk という信号を E3 というピン (100MHzのク ロック信号)に割り当てる制約を追加する.
 - w_clk は論理合成のためのトップモジュール m_main としてVerilog HDL記述で列挙した信号名
- 信号をピンに割り当てる制約が無い場合、その信号はVivadoによって自動的に適切なピン に割り当てられる。
- 2行目で入力ピン w_clk が, 10.00ns (100MHz)のクロックであることを指定する.
- このピンを LVCMOS33 (low voltage CMOS 3.3V) とする制約を追加している. この制約 について、本演習では詳細を理解する必要はない.

main11.xdcの最初の2行



FPGA constraint file, XDC (Xilinx Design Constraints)

main11.xdc の2行目以降では、w_led[0]の信号を H5 のピンに割り当てる制約を追加する、
 同様に、w_led[1]、w_led[2]、w_led[3] に、J5、T9、T10 のピンを割り当てる.



code073.v 半加算器(Half Adder)

- code073.v をシミュレーションして, その表示を確認すること.
- Half Adder, HA (半加算器)の回路とその記述の例を示す.

\$ iverilog code073.v

\$./a.out

- 1ビットの入力 a, b の加算をおこなう回路.
- 入力 a, b と出力 c (carry out), s (sum) とするtruth table(真理値表)を table073 に示す.



code074.v 全加算器(Full Adder)

- 全加算器として動作するように code074.v の青色の部分を変更し, シミュレーションで確認すること
- Full Adder, FA (全加算器)の回路とその記述の一部を示す.
- 次のスライドにヒントあり.







ヒント code074.v 全加算器(Full Adder)

- 全加算器として動作するように code074.v の青色の部分を変更し, シミュレーションで確認すること.
- Full Adder, FA (全加算器)の回路とその記述の一部を示す.

code074.v の一部



ヒント: 少し記述を追加した code074.v の一部

```
module m_FA (w_a, w_b, w_cin, w_s, w_cout);
input wire w_a, w_b, w_cin;
output wire w_s, w_cout;
wire w_e, w_f, w_g;
m_HA HA0 ( /* connect wires here */ );
m_HA HA1 ( /* connect wires here */ );
assign w_cout = w_f | w_g;
endmodule
```

```
module m_HA (w_a, w_b, w_s, w_c);
input wire w_a, w_b;
output wire w_s, w_c;
assign w_c = w_a & w_b;
assign w_s = w_a ^ w_b;
endmodule
```



code078.v n-bit Ripple Carry Adder のクリティカルパス

 The carry out signal (w_cout) from the carry in signal (w_cin) takes two gate delays per bit.



code078.v 4-bit Ripple Carry Adder のクリティカルパス



14

加算器のクリティカルパスの遅延を計測する

code078.v

code078.vの m_FA の青色の部分を, code074.v と同様に変更すること.

```
define D N 32
```

```
module m main (w clk, w a, w b, w dout);
  input wire w clk, w a, w b;
  output wire w dout;
  reg [`D N-1:0] r a=0, r b=0, r s=0;
  wire [`D N-1:0] w s;
  assign w dout = ^r s;
  always@(posedge w_clk) begin
    r_a <= {w_a, r_a[`D_N-1:1]};</pre>
   r_b <= {w_b, r_b[`D_N-1:1]};</pre>
    r s <= W s;
  end
  m ADDER m ADDER0 (r a, r b, w s);
endmodule
module m ADDER (w a, w b, w s);
  input wire [`D_N-1:0] w_a, w_b;
  output wire [`D N-1:0] w s;
  wire [`D N:0] w cin;
  assign w_cin[0] = 0;
  generate genvar g;
   for (g = 0; g < D N; g = g + 1) begin : Gen
      m_FA m_FA0(w_a[g], w_b[g], w_cin[g], w_s[g], w_cin[g+1]);
    end
  endgenerate
endmodule
module m FA (w a, w b, w cin, w s, w cout);
  /* Please describe here by yourself */
endmodule
module m HA (w a, w b, w s, w c);
 input wire w a, w b;
  output wire w s, w c;
  assign w c = w a \& w b;
  assign w s = w a^{h} w b;
endmodule
```

加算器のクリティカルパスの遅延を計測する

- code078.v を修正して、100MHzの動作周波数の制約を満たす n-bit Adder の最大の n を 求めること、ただし、n は5の倍数とする。
 - code078.v を用いて合成する(Run Implementation). Bitstreamは生成する必要はない.
 - 1行目の D_N の値を変化させて合成. Failed Timing! と出力された時は制約を満たしていない.
 - 1行目の D_N の値を小さくして合成. Implementation Complete が出力された時は満たしている.

code078.v	<pre>`define D_N 32 module m_main (w_clk, w_a, w_b, w_dout); input wire w_clk, w_a, w_b; output wire w_dout; reg [`D_N-1:0] r_a=0, r_b=0, r_s=0; wire [`D_N-1:0] w_s; assign w_dout = ^r_s; always@(posedge w_clk) begin r_a <= {w_a, r_a[`D_N-1:1]}; r_b <= {w_b, r_b[`D_N-1:1]}; r_s <= w_s; end m_ADDER m_ADDER0 (r_a, r_b, w_s); endmodule</pre>		Flow Navigator ★ ♥ ? PROJECT MANAGER Settings Add Sources Language Templates Language Templates IP Catalog IP INTEGRATOR Create Block Design Open Block Design Generate Block Design Generate Block Design SIMULATION Run Simulation Image: Simulation		Implementation Completed × Implementation successfully completed. Next Implemented Design Generate Bitstream Yiew Reports Don't show this dialog again
CSC.T	<pre>click this module m_ADDER (w_a, w_b, w_s); input wire [`D_N-1:0] w_a, w_b; output wire [`D_N-1:0] w_s; wire [`D_N:0] w_cin; assign w_cin[0] = 0; generate genvar g; for (g = 0; g < `D_N; g = g + 1) begin : Gen m_FA m_FA0(w_a[g], w_b[g], w_cin[g], w_s[g], w_cin[g+1]); end endgenerate endmodule 以降は省略 341 Computer Logic Design, Department of Computer Science, TOKYO</pre>	O TE	 RTL ANALYSIS Open Elaborated Design SYNTHESIS Run Synthesis Open Synthesized Design IMPLEMENTATION Run Implementation Open Implemented Design Open Implemented Design PROGRAM AND DEBUG Generate Bitstream Open Hardware Manager 	2	× mplementation Complete, Failed Timing! ✓ Multiplementation Complete ✓

新しい Vivado プロジェクトの作成とファイルの登録

- 前回の演習を参考に、Vivado で新しいプロジェクト project_2b を作成する.
- Ubuntu で起動したターミナルで、次のコマンドを実行してファイルをコピーする.
 - /home/tu_kise は automount のディレクトリなので、アクセスしないとファイルが見えない、tabキーによる補完がうまく動作しないことがあるので注意する。
 - 最後の ls コマンドで, code080.v, main11.xdc が表示されることを確認.

\$ ls /home/tu_kise
\$ cd ~/cld/project_2b
\$ cp /home/tu_kise/cld/2023/code080.v .
\$ cp /home/tu_kise/cld/2023/main11.xdc .
\$ ls

- Vivado で, project_2bの制約ファイルとして main11.xdc を登録する.
 - main11.xdc ファイルの内容を変更する必要はない.
- Vivado で, project_2bのVerilog HDLファイルとして code080.v を登録する.

code080.v シンプルな記述の n-bit Adder

- code080.vの D_N の値を変更して、100MHzの動作周波数の制約を満たす n-bit Adder の最大の n を求めること、ただし、n は50の倍数とする。
- n-bit Adder の別のシンプルな記述例を code080.v に示す.
 - code078.v で記述した Ripple Carry Adder (順次桁上げ加算器)と, code080.v の記述の どちらが高速な回路を生成するか?
 - 桁上げ先見加算器 (Carry Lookahead Adder) について調べてみる.

code078.v

```
修正するのはこの値だけ
                                                                      code080.v
`define D N 32
                                                                       `define D N<mark>(</mark>32
module m_main (w_clk, w_a, w_b, w_dout);
 input wire w_clk, w_a, w_b;
                                                                      module m main (w clk, w a, w b, w dout);
 output wire w dout;
                                                                        input wire w_clk, w_a, w_b;
 reg [`D N-1:0] r a=0, r b=0, r s=0;
 wire [`D N-1:0] w s;
                                                                        output wire w dout;
 assign w_dout = ^r_s;
                                                                        reg [`D N-1:0] r a=0, r b=0, r s=0;
 always@(posedge w_clk) begin
                                                                        wire [`D N-1:0] w s;
  r_a <= {w_a, r_a[`D_N-1:1]};</pre>
                                                                        assign w dout = ^r s;
   r_b <= {w_b, r_b[`D_N-1:1]};</pre>
  r s <= w s;
                                                                        always@(posedge w_clk) begin
 end
                                                                          r a <= \{w a, r a[D N-1:1]\};
 m_ADDER m_ADDER0 (r_a, r_b, w_s);
                                                                          r b <= \{w b, r b[D N-1:1]\};
endmodule
                                                                           r s <= w s;
module m ADDER (w a, w b, w s);
                                                                        end
 input wire [`D_N-1:0] w_a, w_b;
                                                                        m ADDER m ADDER0 (r a, r b, w s);
 output wire [`D_N-1:0] w_s;
                                                                      endmodule
 wire [`D N:0] w cin;
 assign w_cin[0] = 0;
 generate genvar g;
                                                                      module m ADDER (w_a, w_b, w_s);
   for (g = 0; g < D_N; g = g + 1) begin : Gen
                                                                        input wire [`D N-1:0] w a, w b;
     m_FA m_FA0(w_a[g], w_b[g], w_cin[g], w_s[g], w_cin[g+1]);
                                                                        output wire [`D_N-1:0] w_s;
   end
                                                                        assign w s = w a + w b;
 endgenerate
endmodule
                                                                      endmodule
```



Worst Negative Slack (WNS) & Critical Path

- From Vivado menu, select Open Implemented Design
- Design Timing Summary ウィンドウが表示される.
- WNS が正の値であれば、生成された回路は制約を満たしている. また、回路にはその 値だけの余裕(slack)があることを示す.
 - ・ 左図の D_N = 32 の例では、クロック周波数が 100MHz で 10 ns の制約に対して WNS は 1.796 ns となっており、これだけの余裕があることを示す、つまり制約を満 たしている、この回路のクリティカルパスの遅延は 10 - 1.796 = 8.204 ns となる、
 - 右図の D_N = 80 例では、WNS は -3.527 であり、制約を満たしていない、この回路のクリティカルパスの遅延は 10 + 3.527 = 13.527 ns となる.

Design Timing Summary				Design Timing Summary					
Setup		Hold		Setup		Hold			
Worst Negative Slack (Wirs):	1.796 ns	Worst Hold Slack (WHS):	0.166 ns	Worst Negative Slack (WNS):	-3.527 ns	Worst Hold Slack (WHS):	0.136 ns		
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Negative Slack (TNS):	-60.012 ns	Total Hold Slack (THS):	0.000 ns		
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	29	Number of Failing Endpoints:	0		
Total Number of Endpoints:	94	Total Number of Endpoints:	94	Total Number of Endpoints:	238	Total Number of Endpoints:	238		
All user specified timing constraints are met.				Timing constraints are not met.					

D_N 32 とした時のRipple Carry Adderの合成結果

D_N 80とした時のRipple Carry Adderの合成結果

Vivado 2022.2 を利用

加算器のクリティカルパスの遅延を計測する (CP2)

- 以下の全てが終わってから、「担当の教員あるいはTA」に確認してもらうこと.
- code078.v を修正して Ripple Carry Adder を実装し, 100MHzの動作周波数の制約を満たす n-bit Adder の最大の n を求めること.
 - 変更した code074.v を用いて, module m_FAのVerilog HDLコードとシミュレーション結果を「担当の教員あるいはTAに」示すこと。
 - 100MHzの動作周波数で制約を満たす n-bit Adder の最大の n (これを Nとする) を 求める. ただし, n は5の倍数とする.
 - Nの時の WNS (数値)を「担当の教員あるいはTAに」示す.
 - N+5の時(ぎりぎり制約を満たさない場合)の WNS を「担当の教員あるいはTAに」示す.
- code080.v のシンプルな記述の加算器について, 100MHzの動作周波数の制約を満たす n-bit Adder の最大の n を求めること.
 - 100MHzの動作周波数で制約を満たす n-bit Adder の最大の n (これを N とする) を 求める. ただし, n は50の倍数とする.
 - *N*の時の WNS (数値)を「担当の教員あるいはTAIC」示す.
 - N + 50 の時(ぎりぎり制約を満たさない場合)の WNS を「担当の教員あるいはTAに」示す.
- code080.v が高速になる理由を考えて、
 「担当の教員あるいはTAと」議論すること。







- ACRiブログのFPGA関連の記事を読んでみよう.
 - https://www.acri.c.titech.ac.jp/wordpress/





- 4ビットカウンタとシリアル通信ではじめるFPGA開発 ACRiブログシリーズ Kindle版
 - ハードウェア記述言語を用いたFPGA開発の入門書です。
 FPGAボードを購入することなく、無料で体験できるACRiルームの利用方法を説明しているので、かんたんにFPGAのためのハードウェア設計を始めることができます!
- ここまでの演習が難しいという場合は、こちらを読むと良い、
- ACRiブログの対応するコースを参考にしても良い.







CSC.T341 Computer Logic Design, Department of Computer Science, TOKYO TECH

ALE.

References

- Computer Logic Design support page
 - https://www.arch.cs.titech.ac.jp/lecture/CLD/
- ACRi Room
 - https://gw.acri.c.titech.ac.jp
- ACRi Blog
 - https://www.acri.c.titech.ac.jp/wordpress/
- 情報工学系計算機室
 - http://www.csc.titech.ac.jp/
- Xilinx Vivado Design Suite
 - https://japan.xilinx.com/products/design-tools/vivado.html
- Digilent Arty A7-35T
 - https://reference.digilentinc.com/reference/programmable-logic/arty-a7/start
- Verilog HDL
 - https://ja.wikipedia.org/wiki/Verilog