コンピュータアーキテクチャ 演習 (4) Computer Architecture Exercise (4)

情報工学系 Berjab Nesrine

Computer Architecture support page :

https://www.arch.cs.titech.ac.jp/lecture/CA/

2024年度(令和6年)版



コンピュータアーキテクチャ 演習の注意点 (1)

□ 連絡について

▶ 連絡は Slack を使用する。登録がまだの場合は速やかに行うこと。招待メールが来ていない場合は、教員あるいはTAにmアドレスを伝え再送要求すること。

□ 演習について

- ▶ 演習は 15:25~17:05 の時間で行う。15:20 までに学術国際情報センター 3階、情報工 学系計算機室に集合すること。15:45 までに到着しない場合、欠席扱いになる。
- ▶ 最初の15分は課題の説明、その後は課題の進行とチェックポイントの確認を行う。 演習ではACRi ルームを利用する。

ロ グループ作業

▶ 3人のグループを作成し、グループ内で情報を共有しながら演習を進める。問題が発生した場合、まずグループ内で相談し、それでも解決しない場合は TA や教員に質問すること。

Check Poin



コ 出席について

▶ 演習には出席点があるため、全ての授業に休まず参加すること。チェックポイントの 図が演習スライドに示されている箇所で、作業の確認を受ける。全てのチェックポイ ントをクリアすることを目指す。

□ 演習時間外について



▶ 手元のFPGA ボードの貸出も可能なので、独自のハードウェア設計に挑戦してみよう!



Nexys4 DDR Artix-7 FPGAボード



CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

サーバ: 全て表示

Close

Close

Close

D 2024.09.24 O 2020.06.14



演習第五回の内容

□目的:

> Project 5:

- ▶ 32エントリ、ブロックサイズ1ワードのキャッシュのエントリ数を増やして、64 エントリに修正する。
- > Project 6:

➢ MIG (Memory Interface Generator)を使って DRAM を動かし、読み出しと書き込みにかかる最大のサイクル数を求める。



演習第五回の内容 (Project 5)

□目的:

- ▶ ダイレクトマップ方式のキャッシュがどのように動作し、タグやインデックス を使ってデータが保存・アクセスされるかを理解する。
- ▶ キャッシュメモリのサイズやインデックスの幅を変更して、キャッシュエント リ数を調整する方法を理解する。
- ▶ キャッシュエントリ数を増やすことでキャッシュヒット・ミス率にどのような 影響があるか、またシステム全体の性能にどう関わるかを確認する。



ダイレクトマップ方式のキャッシュの基本

ロダイレクトマップ方式のキャッシュの仕組み:

- ▶ キャッシュラインの位置はインデックスによって一意に定まる (直接写像される)。
- ▶ 主要な要素:
 - ➤ index: キャッシュ内の特定のラインを選 択する。
 - ▶ tag: 正しいメモリブロックがそのライン に格納されているか識別するために使用 される。
 - ➤ valid bit: そのキャッシュラインのデータ が有効かどうかを示す。
 - > data: 実際に格納されているデータ
 > この場合、32ビットのワード





現在のキャッシュコード (1/2)

- 1) キャッシュは32エントリの配列を使って 実装されており、それぞれにバリッド ビット、タグ、データを格納している。
- 2) 現在のコードでは、adr[6:2] の 5ビット をインデックスとして、キャッシュにア クセスする。
- 3) アドレスタグ (adr[31:7]) は格納された タグと比較され、ヒットかミスかを判断 する。

module m_cache_direct_mapped (input wire w_clk, input wire w_we, input wire [31:0] w_adr, input wire [31:0] w_wadr, input wire [57:0] w_wd, output wire w_hit, output wire [31:0] w_dout); reg [57:0] mem [0:31]; integer i; initial for (i=0; i<32; i=i+1) mem[i] = 0; wire [4:0] w_index = w_adr[6:2]; (2) wire ₩_V; wire [24:0] w_tag; assign { w_v , w_tag , w_dout } = mem[w_index]; assign w_hit = w_v & (w_adr[31:7]==w_tag); 3 always @(posedge w_clk) if (w_we) mem[w_index] <= w_wd;</pre> endmodule

(Source code available in /home/u_nesrine/ca2024/src)



現在のキャッシュコード (2/2)

□動作確認:

- ▶ proc2.v、sample2.txtを同じディレクト リーにコピーする。
- ▶ シミュレーションにより、動作確認を行う。
- \$ cd ~/ca2024/
- \$ cp /home/u_nesrine/ca2024/src/proc2.v .
- \$ cp /home/u_nesrine/ca2024/src/sample2.txt .
 - \$ /tools/cad/bin/verilator --binary -o simv proc2.v
 \$./obj_dir/simv

▶ シミュレーションを実行すると以下の結果が出力される。

simulation finished.	
cache hit 1164	
cache miss 1377	
total (hit+miss) 2541	/
 proc_ex4.v:410: Verilog) \$finish
-Simulation I	e p o r t: Verilator 5.028 2024-08-21
- Verilator: \$finish at 1	Sus; walltime 0.195 s; speed 21.203 us/s
- Verilator: cpu 0.120 s	on 1 threads; alloced 9 MB



キャッシュサイズを64エントリにする

□目標:

- ▶ 32エントリと1ワードのブロックサイズを持つダイレクトマップ方式のキャッシュが与えられている。
- ▶ proc2.v の m_cache_direct_mapped モジュールを変更し、エントリ数を32から64に増やすこと。
- ▶ 変更が完了したら、シミュレーションを実行し、出力が以下と一致するか確認 する。







Project 6



演習第五回の内容 (Project 6)

□課題:

▶ DRAMの読み出しおよび書き込みにかかる最大のサイクル数を求める。

- **目的**: DRAM の読み出しおよび書き込みにどのくらいのサイクル数がかかるか を知る。そして、DRAM のアクセスが遅いことを理解する。
- ▶ 方法: DRAM の読み出し(リード)および書き込み(ライト)を繰り返し、サイクル数を測定する。読み出しおよび書き込みのそれぞれについて、「測定したサイクル数」がそれまでの「最大のサイクル数」を上回った場合、「最大のサイクル数」を更新する。

▶ 出力: VIO で読み出しおよび書き込みにかかった最大のサイクル数を出力する。



新しい Vivado Project を作る (1/2)

新しいVivado Project 「project_6」を作る。
 ターミナルで次のコマンドを入力し、Vivado を起動する.

□ 「Vivado 2024.1」を利用する。

\$ source /tools/Xilinx/Vivado/2024.1/settings64.sh
\$ vivado &

□ Select Create Project, Click Next
 □ Project name "project_6" and location
 "/home/your_username/ca2024" are selected.
 > Check "Create project subdirectory".
 □ Click Next
 □ In Default Part window, select Parts, and write XC7A35TICSG324-1L.



ステップ1:新しい Vivado Project を作る (2/2)

□ Source codeをコピーする

□ ターミナルで、ファイルをコピーする。

\$ cd ~/ca2024/project_6

\$ cp /home/u_nesrine/ca2024/src/main6.v .

\$ cp /home/u_nesrine/ca2024/src/main6.xdc .

\$ cp /home/u_nesrine/ca2024/src/arty_a7_mig.ucf .

□ /home/u_nesrine/ca2024/src/ に保存されている main6.v 、 main6.xdcと arty_a7_mig.ucf を作成したプロジェクトのディレクトリ ~/ca2024/project_6 にコピー する。

□ Click Add Sources, then select Add or create design sources and click Next.

□ In Add or Create Design Sources window, click Add Files, select main6.v in project_6 directory, and click OK.

Click Finish.

□ Click Add Sources, then select Add or create constraints and click Next.

□ In Add or Create Constraints window, click Add Files, select main6.xdc in project_6 directory, and click OK.

Click Finish.



main6.v コードの説明 (1/3)

main6.v	のコー	ドは、	DDR3	メモ	リに対る	する読
み書き処	処理を行	うモシ	ジュール	し。		

DDR3 メモリとのインターフェースには、
 Xilinx のメモリインターフェース生成
 (MIG) IP コアを使用している。

// 100MHz clock signal // LED

(Source code available in /home/u_nesrine/ca2024/src)

- □ MIG コアに対して、書き込みコマンドと読み出しコマンドを送ることによって、 メモリにデータを書き込んだり読み出したりする処理が実装されている。
- □ また、メモリ初期化完了などの状態をLEDに表示する。
- □ 入出カポート:
 - □ w_clk: 100MHz のクロック入力。
 - □ w_led: 4ビットの LED 出力で、動作状態を表示する。
 - □ ddr3_*の各信号は DDR3 メモリとの接続用。



□ レジスタと信号:

main6.v コードの説明 (2/3)

main6.v

 //code
<pre>reg [`APP_ADDR_WIDTH-1 : 0] r_app_addr = 0;</pre>
<pre>reg [`APP_CMDWIDTH-1 : 0] r_app_cmd = 0;</pre>
//rest of code

(Source code available in /home/u_nesrine/ca2024/src)

□ いくつかのレジスタやワイヤが宣言されており、主に DDR3 メモリコントローラ (mig_7series_0)とのインターフェース用に使用される。

- □ r_app_addr と r_app_cmd はメモリ操作のためのアドレスとコマンドを指定するための も。
- □ r_app_en はコマンドが有効であること、r_app_wdf_wren は書き込みが有効であること を示す。
- □ r_app_wdf_data にはメモリへの書き込みデータである。
- □ r_app_wdf_mask は書き込みデータがバイトごとに無効であるか否かを表す (0: 有効、1: 無効)。
- □ app_rd_data はメモリからの読み出しデータである。



main6.v コードの説明 (3/3)

メモリ操作用のステートマシン r_state が書き込みと読み取り処理を管理するステートマシン。 init_calib_complete が1になったときに、 DRAM の初期化が完了する。 書き込みプロセス: ステート0で、メモリが準備完了 (app_rdy) で書き込みデータが受け入れ可能

(app_wdf_rdy)の場合、r_app_enと r_app_wdf_wrenを1に設定し書き込み開始。



//code reg [3:0] r_state = 0; always @(posedge w_ui_clk) if (init_calib_complete) begin if (r_state==0 && app_rdy && app_wdf_rdy) begin //// WRITE_1 r_app_en <= 1; $r_app_wdf_wren <= 1;$ <= `CMD_WRITE; r_app_cmd r_state <= 1: end //rest of code end

(Source code available in /home/u_nesrine/ca2024/src)

▶ 開始後、ステート1に進み、書き込み完了と r_app_addr のインクリメントを実行。

▶ 読み出しプロセス:

- ステート3でメモリが準備完了の場合、r_app_cmd を CMD_READ に設定して読み取りを開始。
- ステート4で、app_rd_data_valid が有効なときデータを読み出し、r_sum に加算し、アドレ スをインクリメント。



Clocking Wizard でclock を変化させる (1/2)

Click IP Catalog Double click Clocking Wizard in IP Catalog window





Clocking Wizard でclock を変化させる (2/2)

- Clocking Options, Input Clock Information
 : 100.000 MHz Input Frequency
- Output Clocks, clk_out1 : 166.6 MHz Output Freq is Requested
- Output Clocks, clk_out2 : 200 MHz Output Freq is Requested
- Output Clocks: disable reset, power_down, input_clk_stopped, locked, clksbstopped

locking Options	Output Cloc	ks Port Renaming	MMCM Settin	ngs Summary				
The phase is calc	ulated relative to	the active input clock.						
Output Clock	Port Name	Output Freq (MHz) Bequested	Actual	Phase (degrees) Requested	Actual	Duty Cycle (%) Bequested	Actual	Drives
Clk_out1	clk_out1 🛞	166.600	166.66667	0.000	0.000	50.000	50.0	BUFG
Clk_out2	clk_out2 🛞	200.000 🛞	200.00000	0.000	0.000	50.000 🛞	50.0	BUFG
clk_out3	clk_out3	100.000	N/A	0.000	N/A	50.000	N/A	BUFG
clk_out4	clk_out4	100.000	N/A	0.000	N/A	50.000	N/A	BUFG
clk_out5	clk_out5	100.000	N/A	0.000	N/A	50.000	N/A	BUFG
clk_out6	clk_out6	100.000	N/A	0.000	N/A	50.000	N/A	BUFG
Clk out7	clk out7	100.000	N/A	0.000	N/A	50.000	N/A	BUFG

king Options Outp	ut Clocks Po	rt Renaming N	MMCM Set	tings Summa	ary			
ck Monitor								
Enable Clock Monito	pring							
nitive								
● MMCM ○ PLL								
king Features			littor Opti	mination				
	s 🗌 Minimize F	J	e pel	mzation				
Phase Alignment	Spread St	pectrum	Min	inced mize Output litte	r			
Dvnamic Beconfig		Phase Shift	Омах	imize Input Jitter	filtering			
Safe Clock Startun	- cynamer							
amic Reconfig Interf	ace							
10115		Phase Duty Cycle (Config 🔲	Write DRP regist	ters			
AXI4Lite ODRP								
ut Clock Information								
ut Clock Information	Port Name Ir Ik in1 1	nput Frequency(MH 00.000	Hz)	000 - 800.000	Jitter Options	Input Jitter	Source Single ended cloc	:k capable pin 🔻
Input Clock Information	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MF 00.000 00.000	Hz)	000 - 800.000 000 - 120.000	Jitter Options UI	Input Jitter • 0.010 0.010	Source Single ended cloc	k capable pin ▼ k capable pir ▼
Input Clock Information	Port Name Ir Ik in1 1: Ik_in2 1:	nput Frequency(MH 00.000 00.000	Hz) 0.0	100 - 800.000 100 - 120.000	Jitter Options UI	Input Jitter • 0.010 0.010	Source Single ended cloce Single ended cloce	k capable pin ▼ k capable pir ▼
t Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	iput Frequency(MH 30.000 30.000	Hz)	000 - 800.000 000 - 120.000	Jitter Options UI	Input Jitter • 0.010 0.010 0.010	Source Single ended cloc	:k capable pin ▼ :k capable pir ▼ OK Can
Input Clock Information Input Clock Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH 00.000 00.000	Hz)	000 - 800.000 100 - 120.000	Jitter Options UI	Input Jitter • 0.010 • 0.010	Source Single ended cloc Single ended cloc	:k capable pin ▼ :k capable pir ▼ OK Can
Input Clock Information Input Clock Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH 00.000 00.000	Hz)	100 - 800.000 100 - 120.000	Jitter Options UI	Input jitter • 0.010 • 0.010	Source Single ended cloc Single ended cloc	k capable pin ▼ k capable pir ▼ OK Can
At Clock Information Input Clock Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	iput Frequency(MH 30.000 30.000	Hz) 10.0	100 - 800.000 100 - 120.000	Jitter Options UI	input jitter • 0.010 0.010	Source Single ended cloc	:k capable pin • :k capable pir • :K OK Can
at Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH 00.000 00.000	H2) 0 10.0	100 - 800.000 100 - 120.000	Jitter Options UI	Input jitter 0.010 0.010	Source Single ended cloc	:k capable pin • :k capable pir • OK Can
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH	H2)	100 - 800.000 100 - 120.000	Jitter Options UI	Input jitter 0.010 0.010	Source Single ended cloc	k capable pin ▼ k capable pir ▼ OK Can
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH 00.000 00.000	Hz)	000 - 800.000	Jitter Options UI	Input jitter 0.010 0.010	Source Single ended cloc	k capable pin ♥ k capable pir ♥ OK Can
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	nput Frequency(MH 00.000 00.000	Hz)	100 - 800.000 100 - 120.000	Jitter Options UI	Input Jitter • 0.010 0.010	Source Single ended cloc	k capable pin ♥ k capable pir ♥ OK Can
At Clock Information	Port Name II Ik in1 1 Ik_in2 1	Enable	H2) 0 10.0 60.0 Optio	noo - 800.000 100 - 120.000	Jitter Options UI	• Input Jitter • 0.010 0.010	Source Single ended cloc Single ended cloc	:k capable pin • :k capable pir • OK Can
at Clock Information Input Clock Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	Enable	+2) ◎ 10.0 0.0 00.0	nal Input	Jitter Options UI	s for MM	Source Single ended cloc Single ended cloc	:k capable pin • :k capable pir • OK Can
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	Enable	o 10.0 o	nal Input	jitter Options UI ts / Output	s for MM	Source Single ended cloc Single ended cloc	k capable pin ▼ k capable pir ▼ OK Can
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	DUL Frequency(MF D0.000 D0.000 Enable re lo	Optio eset	nal Input	jitter Options UI ts / Output er_down stopped	s for MM	Source Single ended cloc Single ended cloc	k capable pin ▼ k capable pir ▼ ОК Сап
ut Clock Information Input Clock I Primary c Secondary c	Port Name Ir Ik in1 1 Ik_in2 1	put Frequency(MH 00.000 00.000 Enable 	Optio	nal Input	jitter Options UI ts / Output er_down stopped	s for MM	Source Single ended cloc Single ended cloc	k capable pin • k capable pir • ОК Сап



VIO (Virtual Input/Output)の設定

VIO のコンフィギュレーション:

- 1. Vivadoで IP Catalog を開き、<mark>vio</mark> を検索する。
- 2. 以下のようにVIOを設定する:
 - Input Probe Count: 4
 - Probe Width:
 - In0: 28
 - In1: 32
 - ≻ In2: <mark>8</mark>
 - In3: 8
- 3. Click Generate and click OK if asked in Generate Output Products window.



MIG (Memory Interface Generator)の設定 (1/8)

- I Xilinx Memory Interface Generator (MIG) という IP コアをベースに Xilinx FPGA で DRAM メモリを動かすこと
- □ MIG を生成するための IP コアの起動方法
 - Click IP Catalog
 - Double click Memory Interface Generator (MIG 7 Series) in IP Catalog window

Flow Navigator ≚ ≜ 2	PROJECT MANAGER - project 5		2 ×	AMDZ	Memory Interface Generator
	Thojeet Handen project_s			Vivado	The Memory Interface Generator (MG) creates memory controllers for Xilnu FPGAs. MG creates complete customized Verlog or VMDL RTL source code, pin-out and design constraints for the FPGA selected, and script files for implementation and simulation.
✓ PROJECT MANAGER	Fourses	2 5 7 7	Draiget Summany v ID Catalog v ID Catalog (2) v 2 E E	ML Edition	Vivado Project Options
🖨 Settings	Sources	×			This GUI includes all configurable options along with explanations to aid in generation of the required controller. Please note that some of the options selected in the Vivado Project Options will be used in generation of the
		•	Cores Interfaces Type mid		Selected Vivado Project Options.
Add Sources			Type mig		Fpga Family : Artix-7
Language Templates	> Design Sources (1)		Q 🗄 🖨 🛱 坑 🌶 🖉 🤨 🚺 🎸 🌣		Ppga Part : xc7a35ti-ceg324 Speed Grade : -1L
	> 🗁 Constraints (1)			2	Synthesis Tool : VNADO
I 👎 IP Catalog	√ □ Simulation Sources (1)		Search: Q-mig 🛞 (1 match)		Design Entry: VERLOG
	∨ □ sim_1 (1)		Name A1 AVIA		restart MG. This version of MG is tested with Vivado 2018.3 or later, it is not tested with previous versions of Vivado.
V IP INTEGRATOR	> 🔵 👪 m_main (main.v) (3)		V Civado Repository		
Create Block Design	> 🗅 Utility Sources		✓ ☐ Memories & Storage Elements		
	Hierarchy IP Sources Libraries Compile Order		V in Memory Interface Generators		
Open Block Design			T: Momony Interface, Congrator (MIG 7 Spring)		Click next
Generate Block Design			AXI4		
1	IP Properties	? _ 🗆 🗅 X	x		
-				User Guide	Sect > Cancel
			Double	rlick	
			Double		
1					



MIG (Memory Interface Generator)の設定 (2/8)

- MIG Output Options: check Create Design
- MIG Output Options, Component Name: mig_7series_0
- MIG Output Options, Multi-Controller: 1
- MIG Output Options, AXI4 Interface: uncheck





MIG (Memory Interface Generator)の設定 (3/8)



Pin Compatible FPGAs
∨ 🗋 🖻 artix7
∨ 🗋 🗁 7a
🗌 🎣 xc7al5ti-csg324
🗌 順 xc7a50ti-csg324
🗋 順 xc7a75ti-csg324
🗌 🎣 xc7a100ti-csg324

Memory Selection: check DDR3 SDRAM

1emory	Selection	
--------	-----------	--

Select the type of memory interface. Please refer to the User Guide for a detailed list of supported controllers for each FPGA family. The list below shows currently available interface(s) for the specific FPGA, speed grade and design entry chosen.

Select the controller type:



ODR2 SDRAM

O LPDDR2 SDRAM



MIG (Memory Interface Generator)の設定 (4/8)

- □ Options for Controller 0, Clock Period: 3000
- Options for Controller 0, Memory Type: MT41K128M16XX-15E
- Options for Controller 0, Memory Type: Create
 Custom Part
- □ Options for Controller 0, Memory Voltage: 1.35V
- Options for Controller 0, Data Width: 16
- Options for Controller 0, Data Mask: check
- Options for Controller 0, Number of Bank
 Machines: 4
- Options for Controller 0, Ordering: Strict

ptions for Controller 0 - DDR3 SDRAM	
Clock Period: Choose the clock period for the desired frequency. The allowed period range(2500 - 3300) is a function of the selected FPGA part and FPGA speed grade. Refer to the User Guide for more information.	3,000 🗘 ps 333.33 MHz
I To achieve optimum resource utilization, maintain default clock period given by the tool period. Please contact Xilinx Technical Support for further information	or a value greater than default clock
PHY to Controller Clock Ratio: Select the PHY to Memory Controller clock ratio. The PHY operates at the Memory Clock Period chosen above. The controller operates at either 1/4 or 1/2 of the PHY rate. The selected Memory Clock Period will limit the choices.	4:1 ~
Memory Type: Select the memory type. Type(s) marked with a warning symbol are not compatible with the frequency selection above.	Components 🗸 🗸
Memory Part: Select the memory part. Part(s) marked with a warning symbol are not compatible with the frequency selection above. Find an equivalent part or create a part	MT41K128M16XX-15E V
using the "Create Custom Part" button if the part needed is not listed here. The "Create Custom Part" feature is not supported for RLDRAM II.	Create Custom Part
Memory Voltage: Select the Voltage of the Memory part selected.	1.35V ×
Data Width: Select the Data Width. Parts marked with a warning symbol are not compatible with the frequency and memory part selected above.	16 🗸
ECC: MIG supports ECC for 72 bit data width configuration. To be able to select ECC, selec that has ECC supported.	t a data width Disabled 🗸
Data Mask: Enable or disable the generation of Data Mask (DM) pins using this check bo can be selectable only if the memory part selected has DM pins. Uncheck this box to not u and save FPGA I/Os that are used for DM signals. ECC designs (DDR3 SDRAM, DDR2 SDRAM Data Mask.	w. This option use data masks I) will not use
Number of Bank Machines: This parameter defines the number of bank machines. A giv machine manages a single DRAM bank at any given time. Note:Setting a lower value will result in lower resource utilization, but may effect controller certain traffic patterns.	ren bank r efficiency for
ORDERING: Normal mode allows the memory controller to reorder commands to the memory highest possible efficiency. Strict mode forces the controller to execute commands in the received.	ory to obtain the exact order Strict ~
temory Details: 2Gb, x16, row:14, col:10, bank:3, data bits per strobe:8, with data mask,	single rank, 1.35V,1.5V

MIG (Memory Interface Generator)の設定 (5/8)

BANK

ROW

COLUMN

- Memory Options C0, Input Clock Period: 6000 ps
- Memory Options C0, Read Burst Type and Length: Sequential
- Memory Options C0, Output Driver Impedance Control: RZQ/6
- □ Memory Options C0, RTT: RZQ/6
- Memory Options C0, Controller Chip Select
 Pin: Enable
- Memory Options C0, Memory Address
 Mapping Selection: check below (BANK, ROW, COKUMN)

Memory Options C0 - DDR3 SDRAM

Input Clock Period: Select the period for the PLL input clock (CLKIN). MIG determines the allowable input clock periods based on the Memory Clock Period entered above and the clocking guidelines listed in the User Guide. The 6000 ps (166.667 MHz) generated design will use the selected Input Clock and Memory Clock Periods to generate the required PLL parameters. If the required input clock period is not available, the Memory Clock Period must be modified. Choose the Memory Options for the memory device. Memory Option selections are restricted to those supported by the controller. Consult the memory vendor data sheet for more information. Read Burst Type and Length The burst type determines the data ordering within a burst. Consult the memory Sequential datasheet for more information. Burst length 8 is the only supported value. Output Driver Impedance Control Programmable impedance for the output buffer. RZQ/6 RTT (nominal) - On Die Termination (ODT) Select the nominal value of ODT for the DQ, DQS/DQS# and DM signals on the component or DIMM interface. This must be set to RZQ/6 i(40 ohms) for data rates at 1333 Mbps and RZQ/6 above. In 2 slot DIMM configuations this value will be used for the unwritten slot during a write and will also be used for the unselected slot during a read. Use board level simulation to choose the optimum value. Controller Chip Select Pin The Chip Select (CS#) pin can be tied low externally to save one pin in the Enable address/command group when this selection is set to 'Disable'. Disable is only valid for single rank configurations. Memory Address Mapping Selection User Address ROW BANK COLUMN

MIG (Memory Interface Generator)の設定 (5/8)

- FPGA Options, System Clock: No Buffer
 FPGA Options, Reference Clock: No
- FPGA Options, Reference Clock: No Buffer
- FPGA Options, System Reset Polarity: ACTIVE HIGH
- FPGA Options, Debug Signals for Memory Controller: OFF
- □ FPGA Options, Internal Vref: Check
- □ FPGA Options, IO Power Reduction: ON
- FPGA Options, XADC Instantiation: Enabled

System Clock		
Choose the desired input clock configuration. Design clock can be Differential or	Single-Ended.	
System Clock	No Buffer	~
Reference Clock		
Choose the desired reference clock configuration. Reference clock can be Differe	ential or Single-Ended.	
Reference Clock	No Buffer	~
System Reset Polarity		
Choose the desired System Reset Polarity.		
System Reset Polarity	ACTIVE HIGH	~
Debug Signals Control		
This feature allows various debug signals present in the IP to be monitored on the	e ChipScope tool. The debug	signals include
and VIO cores in the example design top module. A part of each bus in the debu	g interface has been grounded	d so that users
can replace the grounded signals with the required signals.		
Debug Signals for Memory Controller	OFF	~
Sample Data Depth		
This selects the value of Sample Data depth for Chipscope ILA used in Debug log	ic.	
Sample Data Depth	1024	~
Internal Vref		
Internal Vref can be used to allow the use of the Vref pins as normal 10 pins. This	option can only be used at 80	00 Mbps and
lower data rates. This can free 2 pins per bank where inputs are used. This setti	ng has no effect on banks with	only outputs.
Internal Vref 🗹		
Significantly reduces average IO power by automatically disabling DQ/DQS IBUEs a neriods of inactivity	ind internal terminations durin	g WRITES and
IO Rewer Reduction	ON	
to power Reduction	ON	~
XADC Instantiation	-	
The memory interface upon the temperature reading from the VADC black to perf	orm tomporaturo componentia	n and keen
the read DQS centered in the data window. There is one XADC block per device. I	f the XADC is not currently use	d anywhere in
the design, enable this option to have the block instantiated. If the XADC is alrea	dy used, disable this MIG optic	on. The user is
then required to provide the temperature value to the top level 12-bit device_ten	np_i input port. Refer to Answe	r Record
	Factor	
XAUCINSTANTIATION	Enabled	~

MIG (Memory Interface Generator)の設定 (6/8)

- Extended FPGA Options, Internal Termination Impedance: 50 Ohms
- Pin/Bank Selection Mode: check Fixed Pin Out: Pre-existing pin out is known and fixed
- Pin Selection: click Read XDC/UCF, and select a file named arty_a7_mig.ucf, and click Validate

Validation successful. Press **Next** to proceed.



CSC. T363 Computer Architecture, Department of Computer Science, Science Tokyo

Validate

Read XDC/UCF

< Back

Save Pin Out

Cancel

MIG (Memory Interface Generator)の設定 (7/8)

System Signals Selection, sys_rst: No connect

System Signals Selection, init_calib_complete: No connect

System Signals Selection, tg_compare_error: No connect

System Signals Selection

Select the system pins below appropriately for the interface. Customization of these pins can also be made in the XDC after the design is generated. For more information see <u>UG586 Bank and Pin rules.</u>

System Clock and Reference Clock pin selections will not be visible if the 'No Buffer' option was selected in the FPGA Options page.

System Signals

These signals may be connected internally to other logic or brought out to a pin.

- sys_rst: This input signal is used to reset the interface.
- init_calib_complete: This signal indicates that the interface has completed calibration and memory
 initialization and is ready for commands. LOC constraint will be generated in XDC for Example design only based
 on "Pin Number" selection below.

 error: This output signal indicates that the traffic generator in the Example Design has detected a data mismatch. This signal does not exist in the User Design.

Signal Name	Bank Number		Pin Number	
sys_rst	Select Bank	•	No connect	•
init_calib_complete	Select Bank	•	No connect	
tg_compare_error	Select Bank	•	No connect	





MIG (Memory Interface Generator)の設定 (8/8)

	Memory Interface Generator	Generate Output Products ×
	DDR3 SDRAM Design for Artix-7 FPGAs	The following output products will be generated.
ado lition	Design Notes	
atible FPGAs election continue	 This design is tested with Vivado 2018.3 version This design is simulated with Questa SIM 10.6 version. VCS N-2017.12-SP2 version. and IES 15.20.053 version Components. PRIMAR UDHANS and SOUMANS are supported If By by delays are simulated they must be limited to 1.2ms Compute the Version Info for hown limitations 	Preview
veter pptions ions IPPGA Options ignals Selection n Options mation Motes	Key Enhancements for MIG 2.4 - 2015.4 release 1. Updated Maximum supported design frequencies as per the 7 Series DC and AC Switching Characteristics data sheets Key Enhancements for MIG 2.3 - 2014.4 release 1. Updated Maximum supported design frequencies as per the 7 Series DC and AC Switching Characteristics data sheets 2. DDR3 OCLK delay calibration enhancements	Image: Synthesized Checkpoint (.dcp) Image: Synthes
	Key Enhancements for MIG 2.2 - 2014.3 release 1. Updated Maximum supported design frequencies as per the 7 Series DC and AC Switching Characteristics data sheets	Synthesis Options
	2. Updated Maximum supported design frequencies according to (Xilinx Answer 59187) Key Enhancements for MIG 2.1 - 2014.2 release 1. DDR3 Clocking Scheme changes 2. DDR3 Clocking scheme changes	○ Glo <u>b</u> al
	Key Enhancements for MIG 2.0 - 2014.1 release	Run Settings
	1. Extended IES and VCS support to Multi-Controller and Aruita Interface designs	● On local host: Number of jobs: 2
	< gack Generate Cancel	🔿 Launch run <u>s</u> on Cluster 🛛 Isf 🔷 🗸
		○ <u>G</u> enerate scripts only
		O Do not launch
		Apply Generate Skip



DRAM からのリードとライトのレイテンシを求める

□ DRAM の読み出しおよび書き込みにかかる最大のサイクル数を測定する。

- □ main6.v の m_main モジュールを修正して、DRAM の読み出しと書き込みにかかる最 大のサイクル数を求める。
 - ▶ DRAMの読み出しおよび書き込みにかかるサイクル数を測定する。
 - ▶ 最大のサイクル数を記録する。
 - ➤ VIO で確認する。

					end
hw_vio_1	vio 0				
Q ¥ ≑ + =					
Name	Value	Activity	Direction	VIO	//rest
> 🚡 r_sum[31:0]	[U] 33554432		Input	hw_vio_1	
> l r_app_addr[27:0]	[H] 000_0000		Input	hw_vio_1	
> 1 r_ld_max_latency[7:0]	???		Input	hw_vio_1	
> 🔓 r_st_max_latency[7:0]	???		Input	hw_vio_1	
					Check Point

main6.v

//code reg [9:0] r_ld_latency = 0; //register that stores the latency for a load operation reg [9:0] r_ld_max_latency = 0; //maximum latency encountered during load operations reg [9:0] r_st_latency = 0; //register that stores the latency for a store operation reg [9:0] r_st_max_latency = 0; //maximum latency encountered during store operations always @(posedge w_ui_clk) if (init_calib_complete) begin //complete here end vio_0 vio0 (w_ui_clk, r_app_addr, r_sum, r_st_max_latency, r_ld_max_latency); //rest of code (Source code available in /home/u_nesrine/ca2024/src)



<u>https://www.acri.c.titech.ac.jp/wordpress/archives/6767</u>
 <u>https://github.com/kisek/fpga_arty_a7_dram</u>